四位二进制加法计数器课程设计.docVIP

成 绩 评 定 表 学生姓名 郝晓鹏 班级学号 1103060129 专 业 通信工程 课程设计题目 四位二进制加法计数器 评语 组长签字： 成绩 日期 20 年 月 日 课程设计任务书 学 院 信息科学与工程学院 专 业 通信工程 学生姓名 郝晓鹏 班级学号 1103060129 课程设计题目 四位二进制加法计数（缺0010 0011 1101 1110） 实践教学要求与任务: 1、了解数字系统设计方法。 2、熟悉VHDL语言及其仿真环境、下载方法。 3、熟悉Multisim仿真环境。 4、设计实现四位二进制加计数（缺0010 0011 1101 1110） 工作计划与进度安排: 第一周：熟悉Multisim及QuartusII环境，练习数字系统设计方法。包括采用触发器设计和超高速硬件描述语言设计，体会自上而下、自下而上设计方法的优缺点 第二周：1.在QuartusII环境中仿真实现四位二进制加计数（ 缺0100 0101 1001 1010 ）。 2.在Multisim环境中仿真实现四位二进制加计数，缺（0100 0101 1001 1010），并通过虚拟仪器验证其正确性。 指导教师： 201 年 月 日 专业负责人： 201 年 月 日 学院教学副院长： 201 年 月 日 摘 要 本文采用在MAXPLUSⅡ环境中用VHDL语言实现四位二进制加法计数（缺0010 0011 1101 1110），在仿真器上显示结果波形，并下载到目标芯片上，在实验箱上观察输出结果。在Multisim环境中仿真实现四位二进制加法计数器（缺0010 0011 1101 1110），并通过虚拟仪器验证其正确性。 关键词：MAXPLUSⅡ环境；VHDL语言；四位二进制加计数；Multisim环境 目 录 TOC \o 1-3 \h \z \u HYPERLINK 一.课程设目的 1 HYPERLINK 二.课设题目实现框图 1 2 三.实现过程 1 HYPERLINK 3 HYPERLINK 1.VHDL 1 13 HYPERLINK 1.1建立工程 1 13 HYPERLINK 1.2VHDL源程序 6 3 HYPERLINK 1.3编译及仿真过程 8 3 HYPERLINK 1.4引脚锁定及下载 11 3 HYPERLINK 1.5仿真结果分析 11 3 HYPERLINK 2.电路设计 12 5 HYPERLINK 2.1设计原理 12 3 2HYPERLINK .2基于Multisim的设计电路图 14 3 HYPERLINK 2.3逻辑分析仪显示的波形 15 3 HYPERLINK 2.4仿结果分析 15 3 HYPERLINK 四.设计体会 16 9 五.HYPERLINK 参考文献 17 22 一 课程设计目的 （1）熟悉Multisim环境及QuartusⅡ环境，练习数字系统设计方法，包括采用触发器设计和超高速硬件描述语言设计，体会自上而下、自下而上设计方法的优缺点。 （2）在QuartusⅡ环境中用VHDL语言实现四位二进制加计数器(缺0010 0011 1101 1110)的建立，在仿真器上显示结果波形，并下载到目标芯片上，在实验箱上观察输出结果。 （3）在Multisim环境中仿真实现四位二进制加计数器(缺0010 0011 1101 1110)的建立，并通过虚拟仪器验证其正确性。 二 课设题目实现框图 在本课程设计中，四位二进制加计数用四个CP下降沿触发的JK触发器实现，其中有相应的跳变，即跳过了0010 0011 1101 1110四个状态，这在状态转换图中可以清晰地显示出来。 图2 状