数值比较器设计.docVIP

下载本文档

21
0
约小于1千字
约 3页
2020-03-31 发布于浙江
举报
版权申诉

数值比较器设计.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

实验二：数值比较器设计实验目的巩固QuartusII软件的使用，熟悉Verilog HDL程序结构，学会用文本输入法设计逻辑电路。数值比较器原理根据两位二进制数的大小得到对应的比较结果，其电路示意图及电路特性表为：比较器电路示意图比较器特性表 A B A B A B 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 程序 Module bijiao(A,B,Ys,Ye,Yb); Input A,B; Output Ys,Ye,Yb; Reg Ys,Ye,Yb; Always@(AorB) If(AB) Begin Ys=0; Ye=0; Yb=1; End Else if(A=B) Begin Ys=0; Ye=1; Yb=0; End Else Begin Ys=1; Ye=0; Y=0; End End moudle 仿真结果实验总结这个实验让我理清了思路，让我不再迷茫，让我的基础更扎实了，让我熟悉了数据比较起的原理，并熟悉了程序，但还是在第一次的时候错误百出，所以我还要勤加努力，相信勤能补拙。