电子设计自动化(eda)期末考试试题和答案.docVIP

. . PAGE word完美格式 任　课 教　师 教研室 主任签名 教学院长 签名 成 绩 统 计 表 题号 一 二 三 四 五 六 七 八 合计 得分 阅卷人 考生姓名：____________ 学 号 ___________ 专业班级　　　　　　 一、判断题（10分） （1）适配器的功能是将综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件（ ） （2）硬IP提供设计的最终阶段产品：掩模。（ ） （3）MAX7000的一个LAB由16个宏单元的阵列组成。（ ） （4）FPGA是基于查找表结构的器件。（ ） （5）在QUARTUSⅡ中，工作文件夹允许是根目录。( ) （6）STD_LOGIC中，‘0’，‘1’，‘Z’,‘W （7）在case语句中允许有相同选择值的条件句出现。（ ） （8）在vhdl中常量具有全局性。（ ） （9）在vhdl中变量可在结构体和进程中定义和使用。（ ） （10）在进程中同一信号有多个赋值源，实际完成赋值的是最接近begin的信号。（ ） 二、简答题（15分） 1、简述fpga/cpld的设计流程。（5分） 2、在vhdl中端口模式有那几种？并说明数据流动方向。（4分） 3、简述一般状态机的结构及各部分的作用。（6分