PSoC设计导论讲义.ppt

PSoC3器件分类 器件类型 MCU核（8051核） 模拟模块(最大资源) 数字模块（最大资源） CPU（MHz） Flash (KB) SRAM(KB) EEPROM (KB) LCD段驱动 ADC (Δ-Σ)位数 D A C 比较器 SC/CT模块 放大器 D F B 电容感应 UDB 定时器/PWM FS USB CAN2.0B CY8C3244 48 16 2 0.5 √ 12 1 2 0 0 - √ 16 4 √ - CY8C3245 48 32 4 1 √ 12 1 2 0 0 - √ 20 4 √ - CY8C3246 48 64 8 2 √ 12 1 2 0 0 - √ 24 4 √ - CY8C3444 48 16 2 0.5 √ 12 2 4 2 2 - √ 16 4 √ - CY8C3445 48 32 4 1 √ 12 2 4 2 2 - √ 20 4 √ - CY8C3446 48 64 8 2 √ 12 2 4 2 2 - √ 24 4 √ - CY8C3665 67 32 4 1 √ 12 4 4 4 4 √ √ 20 4 √ √ CY8C3666 67 64 8 2 √ 12 4 4 4 4 √ √ 24 4 √ √ CY8C3865 67 32 4 1 √ 20 4 4 4 4 √ √ 20 4 √ - CY8C3866 67 64 8 2 √ 20 4 4 4 4 √ √ 24 4 √ - PSoC设计方法 --设计背景 这些挑战其实可以归结为一个事实，即较长的设计 周期，较高的市场要求变化几率和不同的需求。 众所周知，一点点设计变化，都将使得设计周期延 长。缩短设计周期，不但拥有了财富上的优势，而且降 低了不确定性，提供了早期消费者提供的反馈信息，当 你拥有这些信息，对产品快速改进时，产品就成为市场 的领导者。 PSoC设计方法 --IP核复用技术 SoC设计，本质上就是在单芯片内部，将不同功能 的IP核的连接在一起，以满足不同的应用要求。现在的 PSoC设计，规模巨大而且功能复杂，设计人员不可能从 头开始进行设计。现在采用的方式是，在设计中尽可能 使用现有的功能模块，当没有现成的模块可以使用时， 设计人员才需要自己花时间和精力设计新的模块。 EDA设计人员把这些现成的模块通常称为IP（ intellectual Property）核。IP核来源主要有三个方面： 前一个设计创建的模块； SoC生产厂商的提供 第三方IP厂商的提供。 PSoC设计方法 --IP核复用技术 IP核是具有知识产权核的集成电路芯核总称，是经过 反复验证过的、具有特定功能的宏模块，与芯片制造工艺 无关，可以移植到不同的半导体工艺中。 到了SOC阶段，IP核设计已成为片上可编程系统解决 方案厂商中非常重要的任务，其所能提供的IP核的资源数 目，体现了厂商的实力。对于可编程SoC芯片，其提供的 IP核越丰富，用户的设计就越方便，其市场占用率就越高 。目前，IP核已经成为系统设计的基本单元，并作为独立 设计成果被交换、转让和销售。 从IP核的提供方式上，通常将其分为软核、硬核和固 核这3类。从完成IP核所花费的成本来讲，硬核代价最大 ；从使用灵活性来讲，软核的可复用使用性最高。 PSoC设计方法 --IP核复用技术 1．软核 软核在EDA设计领域指的是综合之前的寄存器传输级 （RTL）模型；具体在FPGA设计中指的是对电路的硬件 语言描述，包括逻辑描述、网表和帮助文档等。 软核只经过功能仿真，需要经过综合以及布局布线才 能使用。其优点是灵活性高、可移植性强，允许用户自配 置；缺点是对模块的预测性较低，在后续设计中存在发生 错误的可能性，有一定的设计风险。 软核是IP核应用最广泛的形式。比如：可以使用HDL 语言在PSoC芯片内部，通过UDB资源生成设计者定制的 外设控制器。 PSoC设计方法 --IP核复用技术 2．固核 固核在EDA设计领域指的是带有平面规划信息的网 表；具体在SoC设计中可以看做带有布局规划的软核， 通常以RTL代码和对应具体工艺网表的混合形式提供。 将RTL描述结合具体标准单元库进行综合优化设计，形 成门级网表，再通过布局布线工具即可使用。和软核相 比，固核的设计灵活性稍差，但在可靠性上有较大提高 。目前，固核也是IP核的主流形式之一。 PSoC设计方法 --IP核复用技术 3．硬核 硬核指经过验证的设计版图；具体在PSoC设计中指布