电子技术基础(数字部分)总复习.ppt

4、加法器 （1）半加器 两个 1 位二进制数相加不考虑低位进位。 （2） 全加器 两个 1 位二进制数相加，考虑低位进位，并根据求和结果给出该位的进位信号 （3） 算数逻辑运算单元（ALU） 可完成算数运算、逻辑运算、码组变换功能 * * 任务要求 最简单的逻辑电路 设计步骤： （1）逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义； （2）根据逻辑描述列出真值表； （3）由真值表写出逻辑表达式; （5）画出逻辑图。 （4）根据器件的类型,简化和变换逻辑表达式 四、组合逻辑电路的设计 * * (1) 根据 n = k - 1 确定数据选择器的规模和型号 (n —选择器地址码，k —函数的变量个数) (2) 写出函数的标准与或式和选择器输出信号表达式 (3) 对照比较确定选择器各个输入变量的表达式 (4) 根据采用的数据选择器和求出的表达式画出连线图 a、将使器件处于使能状态 b、地址信号A、 B、C作为函数的输入变量 c、处理数据输入D0~D7信号电平。逻辑表达式中有mi ,则相应Di =1，其他的数据输入端均为0。 1、用数据选择器实现组合逻辑函数 * * 2、用二进制译码器实现组合逻辑函数 (1) 选择集成二进制译码器 (2) 写函数的标准与非-与非式 (3) 确认变量和输入关系 (4) 画连线图 时序逻辑电路 任何时刻电路的 输出，不仅和该时刻 的输入信号有关，而 且还取决于电路原来 的状态。 电路特点 (1) 与时间因素 (CP) 有关； (2) 含有记忆性的元件(触发器)。 组合逻辑 电 路 存储电路 … … … … x1 … xi y1 … yj w1 wk q1 ql 输 入 输 出 按时钟控制方式： 同步时序电路 触发器共用一个时钟 CP，要更新状态的触发器同时翻转。 异步时序电路 电路中所有触发器没有共用一个 CP。 分类 * * 一、基本单元----触发器 能够存储1位二值信号的基本单元电路，是具有记忆功能的基本逻辑单元。输出状态不只与现时的输入有关，还与原来的输出状态有关。 1、触发器的概念 基本要求： （1）有两个稳定的状态(0、1)，以正确表征存储内容； （2）能够接收、保存和输出信号。 * * 2、触发器的分类 （1）RS 型触发器 符号 特性表 R S Q n+1 功能 0 0 0 1 1 0 1 1 Q n 1 0 不用 保持 置1 置0 不许 特性方程 约束条件 Q Q CP C1 1S IR S R * * （2） JK 型触发器 符号 特性表 J K Q n+1 功能 0 0 0 1 1 0 1 1 Q n 0 1 保持 置0 置1 翻转 特性方程 CP 下降沿时刻有效 Q Q CP C1 1J IK J K Q n * * （3） D 型触发器 符号 特性表 特性方程 CP 上升沿 时刻有效 Q Q CP C1 1D D D Q n+1 功能 0 0 1 1 置 0 置 1 * * 1、分析步骤 时序电路 时钟方程 驱动方程 状态表 状态图 时序图 CP 触 发 沿 特性方程 输出方程 状态方程 计算 二、时序逻辑电路的分析 * * 时序逻辑 问题 逻辑 抽象 状态转换 图（表） 状态 化简 最简状态 转换图（表） 电路方程式 （状态方程） 求出 驱动方程 选定触发 器的类型 逻辑 电路图 检查能否 自启动 确定输入、输出变量和电路状态数， 并将电路状态顺序编号。 状态 分配 确定触发器的数目n。为获得时序电路所需的M个状态，须取 三、时序逻辑电路的设计 * * （1）逻辑方程式 （2）状态表 逻辑功能唯一确定，但不能直接看出电路的功能。 反应输出Z、次态 和电路的输入X、现态 之间对应取值关系的表格。 四、时序逻辑电路的表示方法 * * （3）状态图 （4）时序图 反应时序逻辑电路状态转换规律及相应输入、输出取值关系的图形。 描述时序电路的时钟信号、输入信号、输出信号及电路的状态转换等时间上的对应关系。 * * 五、常用时序逻辑功能器件-----计数器 1、概念 （3）计数器除了完成计数功能外，还可用于实现定时、分频、产生节拍脉冲等特定功能。 2、特点： （1）时钟脉冲即为计数脉冲。 （2）实现指定计数范围内计数所需要的状态数目 ——称为计数器的模 计数器是一