Viruoso软的使用技巧.pptVIP

下载本文档

17
0
约3.64千字
约 65页
2019-08-04 发布于广东
举报
版权申诉

Viruoso软的使用技巧.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

* LVS(Layout vs. Schematic) Input the netlist 由版图生成.gds文件there is no errors and warning messages LVS-1 LVS-1 Run LVS LVS-2 111 # add full/relative path to replace xxx 112 setenv SOURCE_PATH /home/zhaozhe/lvs_as/op_schematic 113 #setenv SOURCE_PATH mpw_08 114 #setenv SOURCE_PATH good 115 116 # add schematic topcell name to replace xxx 117 setenv SOURCE_PRIMARY opamp 118 119 #setenv SOURCE_PRIMARY top_ma 120 #setenv SOURCE_PRIMARY HDPWM_top_with_buffer 121 #setenv SOURCE_PRIMARY dual_vco_top 122 #setenv SOURCE_PRIMARY dual_vco_vc_gen 123 124 # add full/relative path to replace xxx 125 setenv LAYOUT_PATH /home/zhaozhe/lvs_as/OP_CL_3p.calibre.gds 126 #setenv LAYOUT_PATH mpw_08.gds 127 #setenv LAYOUT_PATH ../gdsDPWM/dual_vco_top.gds 128 129 # add layout topcell name to replace xxx 130 setenv LAYOUT_PRIMARY OP_CL_3p 131 #setenv LAYOUT_PRIMARY mpw_08 132 #setenv LAYOUT_PRIMARY HDPWM_top_with_buffer ./name of rules 1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真主要内容 Calibre →Run PEX THANK YOU SUCCESS * * 可编辑 * * * * * * * * * * * * * 在集成电路掩模制造过程中由于制造设备等的分辨能力的限制，要求版图的几何图形满足一定的尺寸要求。为此对每个工艺线都会制定相应的几何设计规则，如果违反这些规则，就会导致芯片无功能或成品率下降。在版图设计过程中可能出现电路连接性错误和电学性能上的错误，如短路、开路、悬空端和孤立节点、逻辑功能不正确、电路参数不正确等。 * * * * Check and save 添加管脚需要注意：1、命名 2、方向 Make a symbol：Design →Create Cellview →From Pin List 管脚命名必须与电路图中一致调用生成的模块常用的快捷键 i (instance)：插入元件 f (full screen)：全屏幕 w (wire) ：连线 p (pin):加管脚 q (quality):编辑属性 e：进入下一层模块 ctrl+e：返回上一层模块 [ : 缩小两倍 ] :放大两倍 1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真主要内容仿真环境：Tools →Analog Environment 添加库文件：Setup →Model Libraries Browse →Add 设定仿真参数:Analyses →Choose THANK YOU SUCCESS * * 可编辑节点电流：Outputs →To Be Saved Select On Schematic 保存仿真参数：Session → Save state netlist and run 与run simulation → Output log 瞬态/静态电压、瞬态/静态电流、幅度、相位、工作状态…… 仿真结果的测量 1、Virtuoso简介 2、如何进入