4.3 常用组合逻辑电路(2)-译码器..pptVIP

下载本文档

4
0
约7.43千字
约 38页
2019-08-07 发布于江苏
举报
版权申诉

4.3 常用组合逻辑电路(2)-译码器..ppt

1、本文档共38页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

作业 4.7 4.11 * 4.3 常用组合逻辑集成模块及其应用 4.3.1 加法器半加器与全加器 (1) 半加器 (2) 全加器 2．加法器 (1) 串行进位加法器 (2) 超前进位加法器 3. 加法器应用 a3 a2 a1 a0 b3 b2 b1 b0 1 S A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 CI CO a3 a2 a1 a0 S3 S2 S1 S0 CO S A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 CI b3 b2 b1 b0 A-B = A+ B+1 ? ? M b3 =1 ? b2 =1 b1 =1 b0 =1 ? a3 a2 a1 a0 S3 S2 S1 S0 CO S A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 CI 当M=0时执行A+B B 0=B 当M=1时执行A-B B 1=B 0 0 1 1 8421BCD 码余三码 CO S A3 A2 A1 A0 S3 S2 S1 S0 CI B3 B2 B1 B0 余三码 CO S A3 A2 A1 A0 S3 S2 S1 S0 CI B3 B2 B1 B0 1 1 0 0 1 0 8421BCD 码 2．普通编码器二进制编码器二-十进制编码器 4.3.2 编码器 1. 概述 m≤2n I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 输入输出 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 输入变量用“0”表示有信号输入,“1”表示无信号输入;输出变量用反码表示。 3．优先编码器 8-3线优先编码器真值表输入输出 × × × × × × × 0 × × × × × × 0 1 × × × × × 0 1 1 × × × × 0 1 1 1 × × × 0 1 1 1 1 × × 0 1 1 1 1 1 0 0 0 I0 I1 I2 I3 I4 I5 I6 I7 × 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 Y2 Y1 Y0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 ST 1 1 1 1 1 × × × × × × × × 1 1 1 1 1 1 1 1 YES 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 YS I7 I6 I5 I4 I3 I2 I1 I0 ST YES Y2 Y1 Y0 YS 74LS148 编码数字或字符二进制代码译码译码器的框图如图所示。 A0 A1 An-1 译码器 Z0 Z1 Zm-1 n m 三位二进制 23 四位二进制 24 n 位二进制 2n 4.3.3 译码器 1.概述译码器二进制译码器二 — 十进制译码器数字显示译码器输入： n位二进制代码输出： 2n个输出，只有一个输出为有效电平与输入BCD码相应的十进制数的十个数字。输入: BCD码输出: 七段显示译码器去驱动七段显示器输入: BCD码输出: 例如: 输入为3位二进制代码 , 输出是与代码状态相对应的8个信号。试设计一3—8线译码器。(设高电平有效) (1) 根据要求列出真值表 2.二进制译码器 × × × 输