第7章 微型计算机存储器.pptVIP

存储容量与地址总线、地址范围的关系 容量 1K 2K 4K 8K 16K 32K 总线数 10 11 12 13 14 15 范围 000 000 000 0000 0000 0000 3FF 7FF FFF 1FFF 3FFF 7FFF 容量 64K 128K 256K 512K 1MB 总线数 16 17 18 19 20 范围 0000 00000 00000 00000 00000 FFFF 1FFFF 3FFFF 7FFFF FFFFF 例：三片8KB的存储器芯片组成 24KB 容量的存储器。 确定各存储器芯片的地址空间？ 1. 存储器与CPU之间的时序配合 CPU对存储器进行读操作时，CPU发出地址和读命令后，存储器必须在规定时间内给出有效数据。而当CPU对存储器进行写操作时，存储器必须在写脉冲规定的时间内将数据写入指定存储单元。 2. CPU总线负载能力 地址线、控制线是单向的，故采用单向驱动器。 数据线是双向传送的，故采用双向驱动器。 7.5.1 存储器与CPU连接时应注意的问题 3. 存储器芯片的选用 根据存储器的存放对象、总体性能、芯片的类型和特征等方面综合考虑。 对芯片类型的选用 对芯片型号的选用 4. 存储器与控制总线的连接 CPU的存储器读写信号同存储器芯片的控制信号线（片选、读、写） 连接。 7.5.1 存储器与CPU连接时应注意的问题 5. 存储器与数据总线的连接 数据线是CPU与存储器交换信息的通路，连接要考虑驱动问题及字长。 6. 存储器与地址总线的连接 低位地址线直接与存贮芯片的地址引脚对应相连；高位地址线，利用片外地址译码器产生“片选”信号。 7.5.1 存储器与CPU连接时应注意的问题 通常微机的存储器是由多个存储器芯片构成，因此芯片外部需要对高位地址进行译码以产生正确的片选信号。 常用的片选产生的方法有： 线选法 部分译码法 全译码法 7.5.2 存储器地址译码方法 （1） 8KB CS （2） 8KB CS （3） 8KB CS （4） 8KB CS 1 1 1 1 A13 A14 A16 A15 A0~A12 线选结构示意图 线选法 当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。 4个片选信号必须使用4根地址线，电路结构简单，缺点是： 系统必须保证A16～A13不能同时为有效低电平； 因为最高段地址信号（ A19～ A15 ）不参与译码，存在地址重叠问题； 思考：试写出各芯片占用的地址空间。 部分译码法 用高位地址中的一部分地址进行译码产生片选信号。 8KB (2) CS 8KB (1) CS 8KB (4) CS 2-4 译码器 A0~A12 A13~A14 Y0 Y1 Y3 … …… 芯片 A19 ~ A15 A14 A13 A12 ~ A0 地址空间（顺序方式） ① 00 1 1111 1111 1111～0 0000 0000 0000 ② 01 ③ 10 ④ 11 系统最高段地址信号（ A19～A15 ）不参与片选译码，即这几位地址信号可以为任何值。 共占用25组地址 00000 …… 11000 …… 11111 11000 11000 11000 001FFFH ～000000H …… 0C1FFFH～0C0000H …… 0F9FFFH ～0F8000H 造成地址空间的重叠 0C3FFFH～0C2000H 0C5FFFH～0C4000H 0C7FFFH～0C6000H 全译码法 用全部的高位地址进行译码产生片选信号。 8KB (2) CS 8KB (1) CS 8KB (8) CS 译码电路 A0~A12 A13~A19 Y0 Y1 Y7 … …… 地址译码实现方法 1.门电路