第7章 触发器与时序逻辑电路(10).pptVIP

第7章 触发器和时序逻辑电路 电子技术 数字电路部分 内容 触发器flip-flop： 双稳态触发器：符号、逻辑状态表、触发方式、波形分析 由555定时器组成的单稳态触发器 由555定时器组成的无稳态触发器 时序逻辑电路：寄存器、计数器 组合逻辑电路和时序逻辑电路 组合逻辑电路：输出变量状态完全由当时的输入变量的组合状态来决定，而与电路的原来状态无关，即，不具有记忆功能。 时序逻辑电路：输出变量状态不仅由当时的输入变量的组合状态有关，而且还与电路的原来状态有关，即，具有记忆功能。 触发器输出状态：0、1； 输出状态不只与现时的输入有关，还与原来的输出状态有关； 触发器是有记忆功能的逻辑部件。 双稳态触发器，按逻辑功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。 按稳定状态分类：双稳态触发器、单稳态触发器、无稳态触发器。 双稳态触发器 bistable flip-flop 双稳态触发器：有两个稳定状态，从一个稳定状态翻转为另一个稳定状态必须靠脉冲信号触发，脉冲信号消失后稳定状态一直保持下去。 开关 单稳态触发器 monostable flip-flop 单稳态触发器：在触发信号未加之前，触发器处于稳定状态，经信号触发后，触发器翻转，但新的状态只能暂时保持（暂稳状态），经过一定时间（由电路参数决定）后自动翻转到原来的稳定状态。所以只有一个稳定状态。故名“单稳态触发器”。单稳态触发器简称单稳。 按钮 无稳态触发器 astable flip-flop 无稳态触发器 ：无稳定状态，同时也不需要外加触发脉冲，就能输出一定频率的矩形脉冲（自激振荡）。因矩形脉冲含有丰富的的谐波，故也称“多谐振荡器”。 钟摆 7.1双稳态触发器 7.1.1 RS触发器RS flip-flop R-S触发器 1. 基本RS触发器 2. 可控 RS触发器 JK触发器 D型触发器 T型触发器 7.1.1 RS触发器RS flip-flop 1. 基本RS触发器 2. 钟控 RS触发器 反馈 G2 基本RS触发器 2，真值表 已知其逻辑结构图，分析其逻辑功能。 1，逻辑表达式 分析： 几种情况？ 8种，哪8种？ 逻辑结构图 原状态： 0 1 1 1 0 1 1 0 置0置1输入无效，输出保持原状态 G2 G1 现状态： 原状态： 1 0 1 1 1 0 0 1 G2 G1 现状态： 原状态： 1 1 0 0 1 0 1 0 现状态： G1 G2 原状态： 0 1 1 1 1 0 1 0 G2 G1 现状态： 置0输入有效，输出保持原状态 原状态： 1 0 1 0 1 0 1 1 G2 G1 现状态： 原状态： 0 0 1 1 0 1 0 1 G2 G1 现状态： 置1输入有效，输出保持原状态 输入 =0, =0时 输出全是1 但当RD=SD=0同时变为1时，翻转快的门输出变为0，另一个不得翻转。 G2 G1 置0置1输入同时有效，输出状态无法确定 此种输入组合应禁止 图形符号 无触发信号 基本RS触发器的功能表 触发方式？ R、S为输入控制端 2.钟控 RS触发器 时钟信号 直接置0 直接置1 可控RS触发器的功能表 逻辑结构图 逻辑表达式 直接置0、直接置1 G1 G4 G3 G2 可控RS触发器的功能表 逻辑结构图 逻辑表达式 0 触发器保持原态 G1 G4 G3 G2 CP=0时 可控RS触发器的功能表 逻辑表达式 逻辑结构图 1 G1 G4 G3 G2 CP=1时 可控RS触发器的功能表 逻辑表达式 逻辑结构图 可控RS触发器的功能表 可控RS触发器的功能表 可控RS简化的功能表 逻辑符号 触发方式 高电平触发 钟控 RS触发器波形分析 高电平(低电平)触发方式： 1. 触发器输出什么状态由CP脉冲前沿(后沿)对应的R和S决定。 2.触发器输出相应状态的时间也在CP脉冲前沿(后沿)到来之时。 3.在CP脉冲有效（CP=1） （CP=0）期间，若输入信号发生变化，输出状态也会发生相应变化。存在空翻问题。 例：已知高电平触发方式可控RS触发器CP 、R、S波形。画出的输出波形 。 CP R S Q 使输出全为1 CP撤去后 状态不定 R2 S2 C F从 JK触发器有两个输入控制端J、K，它的功能最完善。 1 7.1.2 JK触发器JK flip-flop F主和F从结构同RS触发器 1 0 F主打开 F从关闭 输出反馈到F主 主从分时翻转 K J 1 F主输出 传送到F从 0 F主关闭 F从打开 0 Q的上个 状态引导 下一个状态 的变化 K J 由此可见，主从触发器一个CP 只能翻转一次