4.3 常用组合逻辑电路1-加法器、编码器.pptVIP

4.3.2 编码器 * 4.2.1 组合逻辑电路的分析 组合逻辑电路的分析步骤： (1) 根据已知逻辑电路图写出最简逻辑表达式； (2) 根据最简逻辑表达式列出真值表； (3) 由真值表分析其逻辑功能。 逻辑电路 输入输出之间的逻辑关系 4.2 组合逻辑电路的分析与设计 2) 用中规模集成电路（MSI）功能模块实现组合逻辑电路； 3)??用大规模集成电路，即编程逻辑器件PLD，用编程软件来实现组合逻辑设计。 4.2.2 组合逻辑电路的设计 1)用小规模集成电路（SSI），即集成门电路，采用数字设计的经典方法来设计组合逻辑电路； (3) 依据所选器件类型，进行函数表达式变换 ，并画出逻辑电路图。 (1)将文字描述的逻辑命题变换为真值表； (2) 写出最简逻辑函数表达式； 用小规模集成电路，即数字设计的经典方法来设计组合逻辑电路，其步骤为： 4.3 常用组合逻辑集成模块及其应用 加法器 编码器 译码器 数据选择器 数值比较器 中规模集成器件 4.3.1 加法器 1 0 0 1 1 0 1 1 + 0 1 0 1 1 0 0 1 半加是只考虑两个一位二进制相加,而不考虑低进位的加法运算。 全加是实现同位的被加数和加数以及来自低位进位三者的相加。 0 1 1 0 真值表 0 0 0 1 S A B 0 0 0 1 1 0 1 1 C 半加器与全加器 (1) 半加器 B AB AB A C= A B ? ? ? ? S ? A B ? C 1 ? ? ? S S C A B 半加器的逻辑符号: 半加是只考虑本位两个一位二进制A和B相加,而不考虑低进位的加法运算。 全加是实现同位的被加数A和加数B以及来自低进位CI三者的相加。 1 0 0 1 1 0 1 1 + 0 1 0 1 1 0 0 1 A B CI S CO 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 全加器真值表 S=∑m(1,2,4,7) (2) 全加器 CO=∑m(3,5,6,7) B CI S=A B) CI (A CO=AB+ A B CI S CO S 全加器的逻辑符号 ? ? ? ? ? ? CI A B S CO ≥1 =1 =1 1 B CI S=A B) CI (A CO=AB+ 用两个全加器实现两位二进制数A2A1、B2B1相加。 串行进位 2．加法器 (1) 串行进位加法器 S1 S A B S CO CI S2 S A B S CO CI A2 B2 A1 B1 S0 A0 B0 S A B S CO CI C3 S3 A3 B3 S A B S CO CI 四位串行进位加法器T692 A2 B2 S2 S A B S CO CI S1 A1 B1 S A B S CO CI 1 0 0 1 1 0 1 1 + 0 1 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 (2) 超前进位加法器 运算速度快 电路复杂 74LS283 74HC283 CO S A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 CI 3. 加法器应用 (1) 用加法器实现二进制数的加/减法电路 a3 a2 a1 a0 S3 S2 S1 S0 CO S A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 CI 设A=a3a2a1a0,B=b3b2b1b0 求A+B b3 b2 b1 b0 求A-B？ 设A=a3a2a1a0,B=b3b2b1b0 a3 a2 a1 a0 b3 b2 b1 b0 1 S A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 CI CO 1001 -0011 0 1 1 0 1001 1100 1 0 1 1 0 + A-B = A+ B+1 AB,CO=1 AB,CO=0 a3 a2 a1 a0 b3 b2 b1 b0 1 S A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 CI CO a3 a2 a1 a0 S3 S2 S1 S0 CO S A3 A2 A1 A0 B3 B2 B1