数字电子技术02.pptVIP

2.3.6 TTL集成电路多余输入端的处理 可采用如下方法： ①多余输入端直接接电源VCC或直接接地。 图2.48三态输出与非门电路及逻辑符号 (a)控制端高电平有效(b)控制端低电平有效 ②多余输入端通过限流电阻R接电源VCC或接地。通过电阻接地时，若R≤700 Ω,则相当于输入端接“0”；若R≥2.5 kΩ，则相当于输入端接“1”。 ③多余输入端与使用端并联连接。 图2.51 与非门多余输入端的处理方法 图2.52 或非门多余输入端的处理方法 *2.4 发射极耦合逻辑(ECL)门与集成注入逻辑(I2L)电路 2.4.1 ECL电路 发射极耦合逻辑 (Emitter Coupled Logic，简称ECL) 门，是一种非饱和型的高速逻辑电路。其基本门电路的平均传输延迟时间tPD＜1 ns，在各种数字集成电路中，它的工作速度是最高的，多用于高速数字系统中。 (1) ECL门的基本结构和工作原理 图2.53是最简单的ECL门，三极管T1,T2,T3组成发射极耦合电路。T3的基极接参考电压 (设VREF=1 V)，输入信号接到T1,T2的基极,输出信号从T1,T2或T3的集电极取得。 由以上分析可得 即ECL的基本逻辑功能是同时具备或非/或输出，称之为互补逻辑输出。只要增加相同类型的三极管与T1并联，就能增加门电路的输入数。但该电路输出端的高、低电平与输入端