实验四、五--数据选择器、译码器及应用.docxVIP

实验四、五 数据选择器、译码器及其应用 一、实验目的 （1）掌握用中规模集成（MSI）电路芯片设计逻辑电路的一般方法。 （2）熟悉数据选择器和译码器的逻辑功能及使用方法。 （3）能够灵活地运用数据选择器和译码器实现各种电路。 二、实验原理 （1）利用中规模集成电路芯片来实现组合逻辑电路 小规模集成电路（SSI）只能完成基本的逻辑运算，而中大规模集成电路（MSI、LSI）是能够实现一定逻辑功能的逻辑部件。与小规模集成电路相比，中大规模集成电路具有体积小、功耗低、功能灵活、连线少、可靠性高等优点。因此，选用合适的中大规模集成电路芯片并辅以小规模集成电路实现给定的逻辑功能，是组合逻辑设计中首先要考虑的问题。 常用的中规模集成电路有编码器、译码器、数据选择器等。设计时必须以MSI的基本功能为基础，从功能要求的系统框图出发，选用合适的MSI来实现预定的逻辑功能，进行数字电路的直接设计。然后再用SSI来设计辅助接口电路。 利用中规模集成电路芯片来实现组合逻辑电路的设计基本步骤如下： ① 首先根据给出的实际问题进行逻辑抽象，确定输入变量和输出变量，定义逻辑状态的含义，再按照要求给出事件的因果关系，列出真值表。 ② 然后根据选定的中规模集成电路芯片进行相应的逻辑变换。 ③ 画出逻辑电路图。 ④ 根据逻辑电路图，结合芯片引脚图，画出芯片连线图。 利用中规模集成电路芯片来实现组合逻辑电路的设计流程图如图4.5.1所示。 图 4.5.1 中规模集成电路芯片实现组合逻辑电路的设计流程图 （2）变量译码器74LS138 译码是编码的逆过程，即把二进制码还原成给定的信息符号（数字、字母或运算符等）。能完成译码功能的逻辑电路称为译码器。译码器在数字系统中有广泛的应用，它既可用于代码的转换，还可用于数据分配、存储器寻址和实现简单的组合逻辑函数等。常用的译码电路有三类，即变量译码器、码制变换译码器和显示译码器。 变量译码器用以表示输入变量的状态。对应于输入的每一组二进制代码，译码器都有确定的一条输出线有信号输出。常用的集成变量译码器有2线-4线译码器74LS149、CD4556；3线-8线译码器74LS138；4线-16线译码器74LS154等。 使用中规模集成器件进行组合逻辑设计时，不再细究器件内部的具体电路结构，而是直接根据功能表来分析电路的功能，进而学会使用这种器件构成逻辑电路，完成要求的逻辑功能。 74LS138是三位二进制变量译码器，它有有三个地址输入端A、B、C，这3个地址输入共有23=8种状态组合，即有8个译码输出端~，还有使能端、、。74LS138功能如表4.5.1所示。 表4.5.1 3线-8线译码器真值表 使能 控制 输入 输出 0 × × × × × 1 1 1 1 1 1 1 1 × 1 × × × 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 从功能表可知，、、为使能输入端，即无论其他的输入如何，只要为“0”或，中有一个是高电平“1”，则74LS138没有信号输出。只有当且时，才执行正常的译码操作，此时对应变量输入端A、B、C的每一组代码输入，都有相应的译码输出（低电平0）。 74LS138逻辑符号如图4.5.2所示。 图4.5.2 74LS138译码器逻辑符号 在译码器正常工作时，其输入端逻辑表达式如下所示： 可见，译码器是一种多输入多输出的组合逻辑器件。每个输出函数分别对应n个输入变量的一个最小项。3线-8线译码器有三个输入变量A、B、C，有8个最小项m0 ~ m7，对应的输出函数为~。故变量译码器也称为最小项发生器。 （3）数据选择器74LS153 数据选择器又称为多路转换器、多路选择器或多路开关，它有n个数据选择控制端（地址码），个数据输入端，还有数据输出端（或称反码数据输出端）和选通输入端等。 数据选择器的逻辑功能为：在数据选择控制端的控制下，从多个输入数据中选择一个并将其送到输出端。常用的数据选择器有4选1数据选择器，如74LS153、74LS253、CC14539等；8选1数据选择器，如74LS151、CC4512等。 74LS153是双4选1数据选择器，即在一块74LS153集成芯片上集成了两个4选1数据选择器。每个数据选择器都包含有：4个数据输入端和1个输出Y 。这两个数据选