序列检测器设计.docx

序列检测器设计 设计内容、设计要求 （1）设计内容： 根据自己学号的最后两位十进制数转成7位二进制数， 如序号是12，转成二进制数为0001100。要求用时钟同步状态机的设计方式分别使用D触发器设计一个7位序列检测器，说明序列可重复使用和不可重复使用在设计时的区别、用Mealy机设计和用Moore机设计的区别，以及未用状态的处理方法。要求对四种设计方法（可重复使用+mealy机、可重复使用+moore机、不可重复使用+mealy机、不可重复使用+moore机）中任选两种进行设计，并使用最小风险法设计（有能力者四种方法均可以尝试）。（时钟输入可选1KHZ-50MHZ）。 （2）设计要求： 给出设计过程，包括状态图或状态表、状态分配、卡诺图化简得到的表达式，然后利用仿真软件设计电路原理图或HDL代码，利用波形仿真并给出仿真结果。 设计分析（对设计问题进行分析，提出解决方案，描述设计细节，给出原理说明和verilog语言程序及根据语言综合出来的电路图，并对性能和潜在问题进行说明。） 1、序列可重复使用和不可重复使用在设计时的区别： 若设计的是0001100序列检测器，若序列可重复使用，当检测到0001100时，该序列最后的两个0在下面的检测中还可以使用，若序列不可重复使用，当检测到0001100时，该序列的所有字都不能在下面的检测中使用。 2、用Mealy机设计和用Moore机设计的区别： Mealy机的输出和当前状态、输入都有关，Moore机的输出只和当前状态有关。两种方式在设计时状态数量不同，输出方程不同。 3、未用状态的处理方法： 当有未用状态时，有最小冒险法和最小成本法处理未用状态。最小冒险法是将未用状态转为“安全”状态，如初始状态；最小成本法是将所有未用状态的下一状态作为无关项。 4、序列检测器的设计： 我的学号是20####，序号06，转为二进制为0000110。下面分别用四种设计方法设计序列检测器。 （1）可重复使用+mealy机。 根据要检测的序列，先画出状态转移图，序列检测器状态转移图如下： 由图可以列出，该状态机的状态转移/输出表： 当前状态 输入A S Q2 Q1 Q0 0 1 STA 000 001/0 000/0 A0 001 010/0 000/0 A00 010 011/0 000/0 A000 011 100/0 000/0 A0000 100 100/0 101/0 A00001 101 001/0 110/0 A000011 110 001/1 000/0 S*/Q 下面用卡诺图找出状态转移方程和输出方程： 由图得到表达式： Q=Q2Q1Q0’A’； Q0*=Q2’Q1Q0’A’+Q2Q1’Q0’+Q2Q1’A; Q1*=Q2’Q1’Q0A’+Q2’Q1Q0’A’+Q2Q1’Q0A; Q2*=Q2Q1’Q0’+Q2Q1’A+Q2’Q1Q0A’; 下面用软件进行综合与仿真： Verilog代码如下： module xuliejiance(clk,q,a); input a; input clk; output q; reg q; parameter zero=0,one=1,two=2,three=3,four=4,five=5,six=6; reg [2:0] pr_state,nx_state; always@(posedge clk) pr_state=nx_state; always@(a,pr_state) case(pr_state) zero:if(a==1) begin nx_state=zero;q=0;end else begin nx_state=one;q=0;end one:if(a==1) begin nx_state=zero;q=0;end else begin nx_state=two;q=0;end two:if(a==1) begin nx_state=zero;q=0;end else begin nx_state=three;q=0;end three:if(a==1) begin nx_state=zero;q=0;end else begin nx_state=four;q=0;end four:if(a==1) begin nx_state=five;q=0;end else begin nx_state=four;q=0;end five:if(a==1) begin nx_state=six;q=0;end else begin nx_state=one;q=0;end six:if(a==1) begin