计算机组成原理课程设计—硬布线控制器的设计与实现.docVIP

PAGE PAGE 2 硬布线控制器的设计与调试 教学目的、任务与实验设备 教学目的 熟练掌握实验5和硬布线控制器的组成原理与应用。 复习和应用数据通路及逻辑表达式。 学习运用ISP（在系统编程）技术进行设计和调试的基本步骤和方法，熟悉集成开发软件中设计调试工具的使用，体会ISP技术相对于传统开发技术的优点。 教学任务 按给定的数据格式和指令系统，在所提供的器件范围内，设计一台硬布线控制器控制的模型计算机。 根据设计图纸，在通用实验台上进行组装，并调试成功。 在组装调试成功的基础上，整理出设计图纸和其他文件。 实验设备 C1 C1 微操作控制信号 结果反馈信息 Cn SKIP TJ ····· 硬布线控制器 （组合逻辑网络） ispLSI1032E-70LJ84 指令译 码 模 块 节拍电位/节拍脉冲 发生器 指 令 寄 存 器 W1 W4 T1 T1 启动 停止 时钟 复位 B1 Bn 硬布线控制器结构方框图 TEC－4计算机组成原理实验系统一台 直流万用表一只 集成电路建议使用ISP芯片（一片ispLSI1032）。采用ISP器件，则需要一台PC机运行设计自动化软件(例如ispEXPERT)作设计、编程和下载使用。 总体设计思路（描述指令系统，给数据通路） 采用与模型计算机相同的指令系统，即12条机器指令。实验设计中采用该指令系统的子集：去掉中断指令后的3条机器指令，只保留9条指令。 采用的数据通路和微程序控制器方案相同。 ·数据通路图和数据通路控制信号 控制器的设计思路 硬布线控制器能够实现控制功能，关键在于它的组合逻辑译码电路。译码电路的任务就是将一系列有关指令、时序等的输入信号，转化为一个个控制信号，输出到各执行部件中。 根据硬布线控制器的基本原理，针对每个控制信号S，可以列出它的译码函数S = f( Im, Mi, Tk, Bj )其中Im是机器指令操作码译码器的输出信号，Mi是节拍信号发生器的节拍信号，Tk是时序信号发生器的时序信号，Bj是状态条件判断信号。 在TEC—4计算机组成原理实验系统中，因为时序信号Tk（T1—T4）已经直接输送给数据通路，所以译码电路不需Tk作为输入。又因为机器指令系统比较简单，操作码只有４位，不需要专门的操作码译码器，因此Im直接就是操作码，即指令寄存器的IR4—IR7信号。Mi的来源就是时序模块的节拍信号，例如W4—W1。Bj的信号包括： 1.来自数据通路中运算器ALU的进位信号C； 2.来自控制台的开关信号SWC、SWB、SWA； 3.其他信号。 其中C、SWC、SWA和SWB信号在微程序控制器中同样存在，不用加以解释。由于硬布线控制器设计和微程序控制器设计的不同需求和特点以及控制器的设计方案的不同，可能需要其他信号，也可能不需要其他信号，根据设计方案而定。 每个控制信号的函数式都是上述输入信号的逻辑表达式，因此可以用各种组合逻辑构造电路网络，实现这些表达式的逻辑功能。理论上，只要对所有控制信号都设计出译码函数，这个硬布线控制器的方案也就得到了。 根据要求，列出所需的控制台指令和机器指令 控制台指令名称 指令功能 指令格式 SWC SWB SWA KRR 读寄存器堆方式 1 0 0 KRD 读双端口存储器方式 0 0 1 KWE 写双端口存储器方式 0 1 0 KLD 加载寄存器堆方式 0 1 1 PR 启动程序方式 0 0 0 机器指令名称 助记符 指令功能 指令格式 R7 R6 R5 R4 R3 R2 R1 R0 加 法 ADD Rd,Rs Rd+Rs-Rd 0 0 0 0 RS1 RS0 RD1 RD0 减 法 SUB Rd,Rs Rd-Rs-Rd 0 0 0 1 RS1 RS0 RD1 RD0 乘 法 MUL Rd,Rs Rd*Rs-Rd 0 0 1 0 RS1 RS0 RD1 RD0 逻辑与 AND Rd,Rs RdRs-Rd 0 0 1 1 RS1 RS0 RD1 RD0 存 数 STA Rd,[Rs] Rd- [Rs] 0 1 0 0 RS1 RS0 RD1 RD0 取 数 LDA Rd,[Rs] [Rs]- Rd 0 1 0 1 RS1 RS0 RD1 RD0 无条件转移 JMP [Rs] [Rs]-PC 1 0 0 0 RS1 RS0 RD1 RD0 条件转移 JC D C=1 PC+D-PC 1 0 0 1 D3 D2 D1 D0 停机 STP 暂停运行 0 1 1 0 X X X X 老师提供的控制台指令流程图 ： 1000 1000 PR2 0001 KRD1 0100 KRR1 CEL# LRW=1 TJ SKIP AR1-INC 0010 KWE1 0011 KLD1 0000 PR1 1001 KRD2 1010