微机原理课件第2章8086系统结构.pptVIP

2. 指令执行部件EU（Execution Unit） 功能：指令执行部件EU完成指令译码和指令执行的工作。 组成：算术逻辑单元ALU 标志寄存器PSW 4个16位通用寄存器（AX、BX、CX、DX） 4个16位专用寄存器（BP、SP、SI、DI） EU控制器 4. 80X86CPU的寄存器 8086CPU的寄存器可分为通用寄存器、指针和变址寄存器、段寄存器指令指针及标志寄存器。 （1） 通用寄存器（见教材P25表2-1） 8086有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作数，也可分为8个8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。除了作为通用寄存器外，它们还有专门的用途： AX（ Accumulator ）：累加器，存放算术运算操作数、结果； BX（ Base ）：基址寄存器； CX（ Count ）：计数器寄存器； DX（ Data ）：数据寄存器。 2-2 8086的引脚信号和功能 如下页图所示，是8088/8086CPU的外部结构，即引脚信号图。 1. 两种模式下，名称和功能相同的32个引脚 （10）MN/MX（Minimum/Maximum Model Control） ：最小/最大模式设置信号输入引脚，该输入引脚电平的高、低决定了CPU工作在最小模式还是最大模式，当该引脚接+5V时，CPU工作于最小模式下，当该引脚接地时，CPU工作于最大模式下。 2. 最小模式下的24--31引脚 （9）最大模式下总线周期状态信号： S2、S1、S0 （10）最大模式下指令队列状态信号： QS1、QS0 （11）最大模式下总线请求信号/总线请求允许信号： RQ/GT1、RQ/GT0 （12）总线封锁信号：LOCK 2-3 8086存储器组织 二、8086存储器的分体结构 三、堆栈的概念 2-4 8086系统配置 4. 总线控制器Intel 8288 P47 2-21 8288是Intel系列典型的8位总线控制器，输入信号有： S2、S1、S0、CLK、AEN（地址允许，由总线裁决器8289输入，用于多总线之间的同步控制。单总线系统中； AEN 接地）、CEN（命令允许信号，在多个8288系统中，相当于8288的片选；单总线系统中； CEN 接高电平）、IOB（总线工作方式控制，当IOB接高电平时，8288处于局部总线工作方式；当IOB接低电平时，8288处于系统总线工作方式。单总线系统中， 8288为系统总线工作方式， IOB接地）。 2-4 8086CPU时序 （1）为了要从存储器或I/O端口读出数据，必须设置M/IO信号（1----存储器读，0---- I/O读）有效，此信号一直保持到整个总线周期结束（即T4状态）。（ T1 ---- T4 ） 3. 时钟发生器8284 （1）输入：晶振与复位 晶振接8284的X1、X2引脚（F/C接低电平，选择外界晶振产生时钟），外部复位接RES引脚。 （2）输出：CLK（时钟）、RESET（复位）、READY（准备好） 8284输出的时钟频率CLK为外界晶振频率的1/3。 CLK、 RESET、 READY分别为8086系统提供时钟、复位、准备好信号。 （3）外部复位的接法（上电复位，按键复位），如下图所示。 上电复位 按键复位 输出信号有：MRDC （存储器读）、MWTC（存储器写）、AMWC（存储器超前写，比MWTC提前一个时钟出现，使一些较慢的存储器可得到一个额外的时钟执行周期执行写操作）、IORC（I/O读）、IOWC（ I/O写）、AIOWC（ I/O超前写）、INTA（中断相应）、DT/R（数据收发方向控制）、DEN（数据传送允许）、ALE（地址锁存）、MCE/PDEN（主控级联允许/外设数据允许。当IOB接地，8288工作在系统总线方式时，此引脚作MCE用；它在中断响应周期用于控制主8259向从8259输出级联地址CAS2----CAS0的锁存。当IOB接高电平，8288工作在局部总线方式时，此引脚作PDEN用，用于控制外设通过局部总线传送数据）。 1. MN/MX端接+5V，决定了CPU的工作模式； 2. 需要一片8284A，作为时钟信号发生器； 3. 需要三片8282或74LS273，用来作为地址信号的锁存器； 4. 当系统中所连的存储器和