西电verilog课件第八章.pptVIP

* * Microelectronics School Xidian University （15）创建原理图输入文件；FileNewBlock Diagram/Schematic File （16）双击左键，弹出Symbol对话框，可以在上方的libraries中看到project，显示已创建的RAM_PORT2 Symbol； （17）选择input和output Symbol； （18）最终设置完成后，如图8.2-12 * * Microelectronics School Xidian University （19）将该原理图保存为顶层文件IP； （20）进行全编译，如图示，在顶层文件下会显示实例化 （21）一个RAM的IP核已经成功调用。 8.2.4对生成的RAM进行仿真 * * Microelectronics School Xidian University 1. 直接用quartus手动加激励仿真 2. 和其它软件结合的testbench仿真方法 * * Microelectronics School Xidian University （1）在quartus中选择tools里面的option设置仿真工具modesim的路径，如图8.2-14所示： * * Microelectronics School Xidian University （2）