(第5章ARM接口设计技术)2122.ppt

§5 ARM接口设计技术 S3C44B0X嵌入式芯片简介 键盘接口(重点) LED显示器接口(重点) LCD显示器接口(介绍) 触摸屏(重点) 通信接口(重点) 中断接口(重点) A/D和D/A转换(介绍) §5.0 S3C44B0X简介 一、S3C44B0X的体系结构 基于ARM7TDMI的体系结构 二、系统管理 支持大小端存储模式 存储体 8个(每个空间32M)共256M空间 6个用于 ROM,SRAM 2个用于 ROM,SRAM,FP/EDO/SDRAM §5.0 S3C44B0X简介 三、Cache以及片内SRAM 4路组相联统一的8KB指令/数据Cache 支持LRU替换算法 四、时钟与功耗管理 低功耗 片上PLL使MCU的工作时钟频率最高为66MHz 功耗管理模式 正常模式：正常工作运行模式 低速模式：不带PLL的低频时钟 §5.0 S3C44B0X简介 休眠模式：只停止CPU的时钟 停止模式：所有时钟都停止 通过EINT[7:0]或RTC报警中断从停止模式唤醒 五、中断控制器 30个中断源 1个看门狗 6个定时器 6个Uart 8个外部中断 4个 DMA中断 §5.0 S3C44B0X简介 2 个 RTC 中断 1 个 ADC中断 1个 IIC 中断 1个 SIO 中断 外部中断触发方式 边沿触发 电平触发 支持FIQ中断请求 §5.0 S3C44B0X简介 六、实时时钟RTC 充分的时钟特性：毫秒、秒、分钟、小时、日、星期、月、年。 32.768kHz时钟。 定时警报，可用于唤醒CPU。 可产生时钟节拍中断 七、GPIO 八个外部中断 71个通用IO管脚 八、UART 5,6,7,8位数据传输 波特率可编程 支持IrDA1.0(115.2kpbs) 每个通道具有两个内部32字节的FIFO分别用于输入和输出。 §5.0 S3C44B0X简介 九、DMA 2路通用DMA直接存储器访问 2通道DMA桥（外设DMA）控制器。 支持I/O到存储器，存储器到I/O，I/O到I/O的DMA请求。 同时发生的多个DMA具有可编程的优先级顺序。 采用猝发式的传输模式以提高FPDRAM、EDODRAM和SDRAM的数据传输速率。 十、A/D转换 8路AD转换 转换速率100ksps/10位 十一、LCD控制器 支持彩色/单色/灰度LCD显示器,最多256种颜色 十二、看门狗:在定时器溢出时发出中断请求或系统复位 十三、 总线接口：支持挂接基于 总线接口的外部设备 §5.0 S3C44B0X简介 十四、电源 内核 +2.5V I/O 3.0V至3.6V 十五、工作频率 66MHz 基于S3C44B0X嵌入式结构 芯片S3C44B0X简介 每组端口都是多功能口， 软件对端口配置寄存器PCONn来设置满足不同的需要。 在一般的应用中： PA：地址线。 PB：bank选择线和SDRAM的接口信号线。 PC：数据线、IIS接口或LCD数据线等。 PD：LCD的信号线。 PE：串口信号线和定时器输出。 PF：多功能I/O口。 PG：多功能I/O口。 S3C44B0X微处理器引脚信号 （1）总线控制 om[1:0] 输入：om[1:0]设置S3C44B0X在测试模式和确定nGCS0的总线宽度，逻辑电平在复位期间由这些管脚的上拉下拉电阻确定。 00:8-bit 01:16-bit 10:32-bit 11:Test mode ADDR[24:0] 输出：地址总线，输出相应段的存储器地址. DATA[31:0] 输入输出：数据总线,总线宽度可编程为8/16/32 位 nGCS[7:0] 输出:芯片选择,当存储器地址在相应段的地址区域时被激活.存取周期和段尺寸可编程. nWE 输出:写允许信号,指示当前的总线周期为写周期. nWBE[3:0] 输出: 写字节允许信号 S3C44B0X微处理器引脚信号2 （1）总线控制 nBE[3:0] 输出:在使用SRAM情况下字节允许信号. nOE输出:读允许信号,指示当前的总线周期为读周期. nXBREQ 输入: nXBREQ 总线控制请求信号，允许另一个总线控制器请求控制本地总线，nXBACK信号激活指示已经得到总线控制权。 nXBACK 输出：总线应答信号。 nWAIT 输入：nWAIT请求延长当前的总线周期，只要nWAIT为低，当前的总线周期不能完成。 ENDIAN 输入：它确定数据类型是little endian还是big endian，逻辑电平在复位期间由该管脚的上拉下拉电阻确定. 0:little endian 1