PLL常见问题解答.pdfVIP

下载本文档

41
0
约4.35万字
约 33页
2019-08-28 发布于湖北
举报
版权申诉

PLL常见问题解答.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

锁相环常见问题解答编写人 CAST (Y) 版本号 V1.0 本报告为 Analog Devices Inc. (ADI) 中国技术支持中心专用，ADI 可以随时修改本报告而不用通知任何使用本报告的人员。如有任何问题请与 china.support@ 联系。 A 锁相环常见问题解答目录 1 ADI 公司锁相环产品概述2 2 PLL 主要技术指标 4 2.1 相位噪声 4 2.2 参考杂散 5 2.3 锁定时间 7 3 应用中常见问题 8 3.1 PLL 芯片接口相关问题 8 3.1.1 参考晶振有哪些要求？我该如何选择参考源？8 3.1.2 请详细解释一下控制时序，电平及要求。 9 3.1.3 请简要介绍一下环路滤波器参数的设置 10 3.1.4 环路滤波器采用有源滤波器还是无源滤波器？11 3.1.5 PLL 对于 VCO 有什么要求？以及如何设计 VCO 输出功率分配器？ 12 3.1.6 如何设置电荷泵的极性？ 13 3.1.7 锁定指示电路如何设计？ 14 3.1.8 PLL 对射频输入信号有什么要求？ 16 3.1.9 PLL 芯片对电源的要求有哪些？ 17 3.1.10 内部集成了VCO 的ADF4360-x ，其VCO 中心频率如何设定？ 18 3.2 PLL 芯片性能相关问题 19 3.2.1 锁相环系统的相位噪声来源有哪些？减小相位噪声的措施有哪些？ 19 3.2.2 为何我测出的相位噪声性能低于 ADISimPLL 仿真预期值? 21 3.2.3 锁相环系统的杂散来源有哪些？减小杂散的措施有哪些？ 22 3.2.4 锁相环锁定时间取决于哪些因素？如何加速锁定？ 23 3.2.5 为何我的锁相环在做高低温试验的时候，出现频率失锁？ 24 3.2.6 非跳频（单频）应用中，最高的鉴相频率有什么限制？ 25 3.3 PLL 的调试步骤 26 3.4 为您的设计选择合适的 PLL 芯片 27 3.4.1 评价 PLL 频率合成器噪声性能的依据是什么？ 27 3.4.2 小数分频的锁相环杂散的分布规律是什么？ 28 3.4.3 到底用小数分频好还是整数分频好？ 29 3.4.4 ADI 提供的锁相环仿真工具 ADISimPL