集成电路设计-part1-2.pptVIP

具体步骤如下： 1．生长二氧化硅： 2．P阱光刻： 涂胶、掩膜对准、曝光、显影、刻蚀 3．去胶 4．掺杂：掺入B元素 光刻用掩膜1：P阱 1、淀积氮化硅 2、光刻有源区 3、场区氧化 4、去除有源区氮化硅及二氧化硅 5、生长栅氧 6、淀积多晶硅 光刻用掩膜2：有源区 光刻用掩膜3：多晶硅 1、P+区光刻 2、离子注入硼+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。 3、去胶 光刻用掩膜4：P+区 1、N+区光刻 2、离子注入磷+ 3、去胶 光刻用掩膜5：N+区 光刻用掩膜6：接触孔 1、淀积铝 2、光刻铝 光刻用掩膜7：铝引线 光刻用掩膜8：钝化孔 各个器件在电学上相互隔离 用接触孔和互连材料将各个独立的器件连接起来 接触和互连的基本工艺步骤为： 1）为减小接触电阻，在需要互连的区域先进行高浓度掺杂 2）淀积一层绝缘介质层 3）通过光刻在该介质层上制作出接触窗口，称为欧姆接触孔； 4）淀积互连材料膜（比如Al、Cu） 5）光刻出互连线的图形 中测打点 后部封装 （在另外厂房） （1）背面减薄 （2）切片 （3）粘片 （4）压焊：金丝球焊 （5）切筋 （6）整形 （7）封装 （8）沾锡：保证管脚的电学接触 （9）老化 （10）成测 （11）打印、包装 什么是版图 MOS器件的版图实现 版图的设计规则 利用L-EDIT进行版图绘制 Spin a Photoresist Layer（光刻胶） * 涂胶 Uniform UV Light Illumination * Uniform UV Light Illumination * 曝光 Uniform UV Light Illumination positive Photoresist （正性光刻胶） 光照后形成可溶物质 * * 显影 Next we develop the photoresist * 刻蚀 Then we remove the photoresist * 去胶 Next, we want to implant the dopant ions * Uniform Implantation of dopant ions * * Uniform Implantation of dopant ions Diffusion at High Temperatures * Remove Silicon Dioxide * * Start with a Silicon Wafer * * * * * * Develop the pattern * After Etching * Remove the Photoresist We have a polysilicon region * 在集成电路制作好以后，为了防制外部杂质，如潮气、腐蚀性气体、灰尘侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。 目前，广泛采用的是氮化硅做保护膜。 * * * 第4章 集成电路器件工艺 CMOS是将NMOS器件和PMOS器件同时制作在同一硅衬底上。 三种以硅为衬底的制造CMOS IC的基本方法：1）N阱硅栅CMOS工艺；2）P阱硅栅CMOS工艺；3）双阱硅栅CMOS工艺。 1、硅片制备 在晶体生长过程中，掺入n型或p型杂质以形成n或p型材料，晶片又叫作衬底，它是生产过程所要求的初始材料．大多数衬底掺杂的浓度约为1015杂质原子／cm3．如果是n型衬底，对应的电阻率约为 3-5Ω·cm，如果是p型衬底，电阻率约为14-16Ω·cm． 2、前部工序 制版：图形的缩小和重复 外延生长 氧化 掺杂 淀积 刻蚀 光刻 钝化 * 集成电路的制造过程：前道工序和后道工序 前道工序：原始晶片到中测，包括： 图形转换技术（光刻、刻蚀等） 薄膜制备技术（外延、氧化、淀积等） 掺杂技术（扩散和离子注入） 后道工序：中测到出厂 * * * * 0.5-0.8mm 125-200mm (5’’- 8’’) 初始掺杂 ~ 1015 cm-3 n-type Si SiCl4 or SiH4 Gas with Impurities p-type Si Epi Layer * * Si Si O2 SiO2 0.44tox * * 良好的化学稳定性和电绝缘性 可作：MOS管的栅氧化层、器件的保护层、绝缘材料、电容器的介质等 对某些杂质起屏蔽作用 可作：选择性扩散掩蔽层 * * 在衬底材料上掺入五价磷或三价硼，以改变半导体材料的电性能。掺杂过程是由硅的表面向体内作用的。目前，有两种掺杂方式：扩散和离子注入。 * 扩散炉与氧化炉基本相同，只是将要掺入的杂质如P或B的源放入炉管内。 扩散分为两步： STEP1 预淀积：将浓度很高的一种杂质元素P或B