基于某FPGA地状态机地实现.docVIP

实用标准文档 文案大全 序列检测有限状态机的实现 有限状态机 有限状态机是绝大部分控制电路的核心结构，是表示有限个 状态以及在这些状态之间转移和动作等行为的 数学模型。有限 状态机是指输出取决于过去输入部分和当前输入部分的 时序逻辑电路。一般来说，除了输入部分和输出部分外，有限 状态机还含有一组具有“记忆”功能的 寄存器，这些寄存器的功能是记忆有限状态机的内部状态，它们常被称为状态寄存器。在有限 状态机中，状态 寄存器的的下一个状态不仅与输入信号有关，而且还与该寄存器的当前状态有关，因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。 在实际的应用中，根据有限 状态机是否使用输入信号，可将其分为Moore型有限状态机和Mealy型有限状态机两种类型。Moore型有限 状态机 其输出信号仅与当前状态有关，即可以把Moore型有限状态的输出看成是当前状态的函数。Mealy型有限 状态机 其输出信号不仅与当前状态有关，而且还与所有的输入信号有关，即可以把Mealy型有限状态机的输出看成是当前状态和所有输入信号的函数。 问题描述 Moore型序列检测状态机的设计 利用Verilog设计一个电路，对输入的一串二进制数用于检测序列中3个或者3个以上的1，其状态描述如下表所示。 现态 现态 输入 次态 次态 输出 0 0 0 0 0 0 0 0