基于单片机的定时闹铃设计（LCD显示）.docVIP

本LCD定时闹钟，是以单片机及外围接口电路为核心硬件，辅以其他外围硬件电路，用汇编语言设计的程序来实现的。根据C51单片机的外围接口特点扩展相应的硬件电路，然后根据单片机的指令设计出数字钟相应的软件，再利用软件执行一定的程序来实现数字钟的功能。由于采用集成芯片性的单片机来制作电子钟，这样设计制作简单而且功能多、精确度高，也可方便扩充其他功能，实现也十分简单。 本设计是利用AT89C51单片机为主控芯片，由LCD、晶振、电阻、电容、发光二极管、开关、喇叭等元件组成硬件电路，通过编写软件程序来实现和控制的数字定时闹钟。 第二节 电路总体概念图设计 总体的硬件系统结构框图如图2-1所示 AT AT89C51 震荡 电路 调时电路 喇叭 LCD 片选 代码 图2-1 硬件电路概念示意图 其中AT89C51为硬件系统的核心部分，震荡电路为单片机芯片提供时钟信号，调时电路用来设置时间和闹铃时间，输出分为两部分；一部分连接到LCD用于时间的显示，一部分连接到喇叭，用于闹铃声音的输出。 第三节 MCS-51单片机硬件结构设计 一、 MCS–51单片机内部总体结构 MCS–51系列单片机是在一块芯片中集成了CPU、RAM、ROM、输入/输出接口、系统总线等基本部件构成微型计算机基本部件的8位单片机，其内部构造如图2-2所示 图2-2 MCS-51单片机内部总体结构图 二、 MCS-51单片机的引脚 1．MCS-51单片机的引脚图、逻辑图见图2-3 图2-3 MCS-51单片机的引脚图、逻辑图 2.引脚功能说明 （1）Vcc：电源电压，GND：接地 ，P0口：P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口。作为输出口用时，每位以吸收电流的方式驱动8个TTL逻辑门电路，对端口P0写“1”时，可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组端口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 （2）P1口：P1口是一个带内部上拉电阻的8位双向I/O口，P1口的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。 另外，P1.0和P1.1还可分别作为定时/计数器2的外部计数输入（P1.0/T2）和输入（P1.1/T2EX），参见表2-1。 Flash编程和程序校验期间，P1接收低8位地址。 表2-1 P1.0和P1.1的第二功能 引脚号 功能特性 P1.0 T2（定时/计数器2外部计数脉冲输入），时钟输出 P1.1 T2EX（定时/计数2捕获/重装载触发和方向控制） 　 （3）P2口：P2是一个带有内部上拉电阻的8位双向I/O口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P2端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。 在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVX＠DPTR指令）时，P2口送出高8位地址数据。在访问8位地址的外部数据存储器（如执行MOVX＠RI指令）时，P2口输出P2锁存器的内容。 Flash编程或校验时，P2亦接收高位地址和一些控制信号。 （4）P3口：P3口是一组带有内部上拉电阻的8位双向I/O口。P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的P3口将用上拉电阻输出电流（IIL）。 P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能，如表2-2所示： 表2-2 P3口的第二功能 端口引脚 第二功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 INT0（外中断0） P3.4 INT1（外中断1） P3.5 T0（定时/计数器0） P3.