同步时序逻辑电路分析和设计.docxVIP

“电工学（二）数字逻辑电路”课程实验报告 实验/实训项目 同步时序逻辑电路分析与设计 实验/实训地点 实验/实训小组 实验/实训时间 专业 电器工程及其自动化 班级 姓名 学号 指导老师  指导教师评语： 成绩 指导教师签字 日期 项目名称 同步时序逻辑电路分析与设计 项目要求 1、掌握基本触发器的逻辑功能 2、掌握集成触发器的功能和使用方法 3、掌握同步时序逻辑电路的设计与分析的方法 所用实验设备或仪器 1、硬件：计算机 2、软件：Multisim 项目设计过程、步骤、代码、成果等 一、实验原理 1. 集成计数器74LS290功能测试。 74LS290是二一五一十进制异步计数器，逻辑简图为图5.1所示。 74LS290具有下述功能： 图5.1 74LS290逻辑图 图5.1 74LS290逻辑图 直接置0（R0(1),R0(2)=1）,直接置（S0(1),S0(2)=1） 二进制计数（CP1输入QA输出） 五进制计数（CP1输入QA QB QC输出） 十进制计数（两种接法如图5.2A、B所示） 按芯片引脚图分别测试上述功能，并填入表5.1、表5.2、表5.3中。 图5.2 十进制计数器 2. 计数器级连 分别用2片74LS290计数器级连成二一五混合进制、十进制计数器。 （1）画出连线电路图。 （2）按图接线，并将输出端接到LED数码显示器的相应输入端，用单脉冲作为输入脉冲验证设计是否正确。 （3）画出四位十进制计数器连接图并总结多级计数级连规律。 表5.2 二一五混合时制计数 表5.2 二一五混合时制 计数 输出 QA QD QG QB 0 1 2 3 4 5 6 7 8 9 表5.1 功能表 R0(1) R0(2) S0(1) S0(2) 输出 QD QG QB QA H H L X H H X L X X H H X L X L L X X L X L L X 3. 任意进制计数器设计方法 采用脉冲反馈法（称复位法或置位法），可用74LS290组成任意（M）计数器，图5.3是用74LS290实现模7计数器的两种方案，图（A）采用复位法，即计到M异步置0，图（B）采用置位法，即计数计到M-1异步置0。 图5.3 74LS290实现七进制计数方法 当实现十以上进制的计数器时可将多片级连使用。 图5.4是45进制计数的一种方案，输出为8421 BCD码。 图5.4 图5.5 LED七段显示引脚图 二、实验内容和步骤 验证 JK 触发器逻辑功能分析 将 74LS112 的、、J 和 K 连接到逻辑开关，Q 和 Q 端分别接逻辑电平显示端口，CP 接单次脉冲，接通电源，按照表中的要求，改变、、J、K 和 CP 的状态。在 CP 从 1 到 0 跳变时，观察输出端Q n+1 的状态，并将测试结果填入表。 2、74ls163实现8进制 3、74ls160实现53进制 4、JK触发器实现16进制 项目总结 通过本次对实训二同步时序逻辑电路分析与设计的实训，我进一步掌握和巩固了电工电子技术的应用课程中74LS160和74LS163计数器知识，也对电工电子技术的应用课程有了更多体会。通过实验实训，还学会了一些思考问题、解决问题的方法。总结如下： 1、74LS160和74LS163是十进制同步加法计数器，74LS160是采用异步清零方式 ，74LS160和74LS163具有数据输入端A，B，C和D，置数端LOAD，清楚端CLR和计数控制端ENT和ENP，输出端RCO。当置数端LOAD=0，CLR=1，CP脉冲上升沿时预置数。当CLR=LOAD=1而ENT=ENP=0时，输出数据和进位RCO保持。当ENT=0时计数器保持，但RCO=0。LOAD=CLR=ENT=ENP=1，电路工作在计数状态74ls160是十进制的计数器，实现53进制就要使用两个计数器，第一个计数器控制十位的计数，第二个计数器实现个位的计数。74ls163是十六进制计数器QA—QD端口分别对应二进制的8421，load和clr又分别是置数端和清零端。现在实行八进制即满7进1，所以接在计数器的QA和QD端口即1000对应二进制数8。并且只需要一个七段数码显示器就能显示。 通过本次实训，我也认识到自己还需在如下几方面提高： 1、设计过程中，对芯片的引脚不熟悉，不了解，不够仔细，认真 2、设计完成后，还是会有错误出现，说明在实训时没有仔细认真 3、有些设计电路原理还不太理解，还需提高对multisim的应用设计认识 4、增强对电工电子技术课本知识的理解和对multisim理解及运用