简单的FIFO仿真以与程序文件.docVIP

写了一个简单的同步FIFO 的源程序以及Testbench仿真程序。主要参考了特权同学Xilinx fifo的仿真。有图有真相，抛砖引玉。 下面是程序： module fifo ( clk, rst, // fifo_wrdb, //din fifo_rddb,//dout fifo_full, fifo_empty ); input clk; input rst; //input[7:0]fifo_wrdb; output fifo_full; output fifo_empty; // reg fifo_rdrdy;//fifo读数据有效信号 output [7:0]fifo_rddb;//fifo读数据总线 /*************************************************/ //wire [7:0]fifo_wrdb_r; //assign fifo_wrdb_r = fifo_wrdb; //定时产生32个FIFO数据写入和读出操作 reg[7:0] fifo_wrdb; //FIFO写入数据 reg fifo_wren; //FIFO写使能信号 reg fifo_rden; //FIFO读使能信号 reg[9:0] cnt; always @