- 1、本文档共57页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
74LS148逻辑图 用两片148扩展为16线-4线优先编码器: 74LS138的功能表( ) 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A2 A1 A0 输出 输入 最小项译码器 74LS138(74HC138)逻辑图 Y0 Y1 Y7 A0 A1 A2 S1 S2 S3 逻辑符号(框图) S=1,电路选通工作 1 0 0 0 1 1 电路图中 见圈求反 1 1 0 0 高电 平 有效 低电 平 有效 引脚圈和反变量标示使用方法 4 D0 D1 D2 D3 ~ 0 0 0 0 1 1 1 0 低片工作 高片不工作 全为1 从左向右 依次选中 对应管脚 0~7 用两片138接成的4线-16线译码器 输入D3 D2D1 D0=0000~1111, 输出依次选中Z0~ Z15 4 D0 D1 D2 D3 低片不工作 高片工作 全为1 从左向右 依次选中 对应管脚 8~15 ~ 0 0 0 1 1 1 1 1 输入D3 D2D1 D0=0000~1111, 输出依次选中Z0~ Z15 3. 数据选择器 从一组数据中选择一路信号进行传输的电路,称为数据选择器。 A0 A1 D3 D2 D1 D0 W 控制信号 输入信号 输出信号 数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。 实例: 双四选一数据选择 器74LS153(74HC153) D10 D11 D12 D13 Y1 A1 A0 Y2 D20 D21 D22 D23 片选控制端 有效时电路工作 实例: 四选一数据选择器74LS153 (74HC153) D10 D11 A1 A0 D12 D13 Y1 低电平 有效 A 0 输入 输出 A 1 Y1 功能表 1 0 0 0 0 × 0 D 10 D 1 11 D 12 × 0 0 0 1 1 0 1 1 D 13 ??? D0 D3 ??? A0 A1 1 ??? D0 D3 ??? A0 A1 ≥1 A0 A1 A2 D4 D7 ? D0 D3 ? Z D0?D3 =0 用两片153构成 八选一数据选择器 =0 D0?D3 不工作 1 A2 A1 A0 Z 0 0 D0 0 1 1 D3 0 0 D4 1 1 D7 1 ??? D0 D3 ??? A0 A1 1 ??? D0 D3 ??? A0 A1 ≥1 A0 A1 A2 D4 D7 ? D0 D3 ? D4?D7 =1 不工作 =0 D4?D7 用两片153构成 八选一数据选择器 A2 A1 A0 Z 0 0 D0 0 1 1 D3 0 0 D4 1 1 D7 1 中规模组件都是为了实现专门的逻辑功能而设计,但是通过适当的连接,可以实现一般的逻辑功能。 用中规模组件设计逻辑电路,可以减少连线、提高可靠性。 下面介绍用选择器和译码器设计组合逻辑电路的方法。 五、 利用中规模集成电路设计组合电路 (1)用线译码器设计多输出逻辑电路 * 第四章 组合逻辑电路 一、 概述 二、 组合电路分析 三 利用小规模集成电路设计组合电路 四、 几种常用的中规模集成逻辑电路 五、 利用中规模集成电路设计组合电路 逻辑电路 组合逻辑电路 时序逻辑电路 现时的输出仅取决于现时的输入 除与现时输入有关外还与原状态 有关 一、 概述 1.由给定的逻辑图写出逻辑关系表达式。 分析步骤: 2.用逻辑代数或卡诺图对逻辑表达式 进行化简。 3.列出输入输出真值表 电路 结构 输入输出之
文档评论(0)