第5章 QuartusII 应用向导.pptVIP

EDA 技术实用教程 第 5 章 QuartusII 应用向导 本课程实验 实验一 Quartusii原理图输入设计练习 实验二 Quartusii文本输入设计练习 实验三 Quartusii文本混合设计及层次设计 实验四 数字钟设计 实验五 交通信号灯控制器设计 实验六 HDL语言的组合电路设计 实验七 HDL语言的时序电路设计 实验八 HDL有限状态机设计 实验九 频率计设计 实验十 16*16汉字显示屏的设计 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.1 基本设计流程 5.3 编程下载——USB Blaster编程配置 5.3 编程下载——配置文件下载步骤 5.3 编程下载——配置文件下载步骤 5.3 编程下载——配置文件下载步骤 5.3 编程下载——配置文件下载步骤 5.3 编程下载——AS模式编程配置 5.3 编程下载 5.3 引脚设置和下载 5.4 原理图输入设计方法 5.3 原理图输入设计方法 5.3 原理图输入设计方法 5.3 原理图输入设计方法 5.3 原理图输入设计方法 5.3 原理图输入设计方法 5.3 原理图输入设计方法 5.3 原理图输入设计方法 5.3 原理图输入设计方法 5.3 原理图输入设计方法 5.3 原理图输入设计方法 5.3 原理图输入设计方法 5.3 原理图输入设计方法 6. 原理图输入设计方法 6. 原理图输入设计方法 6. 原理图输入设计方法 6. 原理图输入设计方法 6. 原理图输入设计方法 6. 原理图输入设计方法 6. 原理图输入设计方法 全加器真值表 其中Ai为被加数，Bi为加数，相邻低位 来的进位数为Ci-1，输出本位和为Si。向 相邻高位进位数为Ci 6. 原理图输入设计方法 6. 原理图输入设计方法 6. 原理图输入设计方法 6. 原理图输入设计方法 6. 原理图输入设计方法 6. 原理图输入设计方法 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 图5-46 加入本工程所有文件 6.1.5 将设计项目设置成工程 图5-47 全加器工程f_adder的仿真波形 6.1.5 工程进行时序仿真 6.2 应用宏模块的原理图设计 6.2.1 计数器设计 ——含有时钟使能的两位十进制计数器 图5-49 两位十进制计数器工作波形 6.2.2 频率计主结构电路设计 图5-50 两位十进制频率计顶层设计原理图文件 图5-51 两位十进制频率计测频仿真波形 6.2.3 时序控制电路设计 图5-52 测频时序控制电路 图5-53 测频时序控制电路工作波形 6.2.4 顶层电路设计 图5-54 频率计顶层电路原理图 图5-55 频率计工作时序波形 5-1. 组合电路的设计 (1) 实验目的：熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。 (2) 实验内容1：首先利用QuartusⅡ完成2选1多路选择器（例4-3）的文本编辑输入(mux21a.vhd)和仿真测试等步骤，给出图4-3所示的仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。 (3) 实验内容2：将此多路选择器看成是一个元件mux21a，利用元件例化语句描述图4-18，并将此文件放在同一目录中。以下是部分参考程序： ... COMPONENT MUX21A PORT ( a，b，s : IN STD_LOGIC; y : OUT STD_LOGIC); END COMPONENT ； ... u1 : MUX21A PORT MAP(a=a2，b=a3，s=s0，y=tmp); u2 : MUX21A PORT MAP(a=a1，b=tmp，s=s1，y=outy); END ARCHITECTURE BHV ; 按照本章给出的步骤对上例分别进行编译、综合、仿真。并对其仿真波形作出分析说明。 (4) 实验内容3：引脚锁定以及硬件下载测试