震撼！FPGA实现负反馈控制纯数字锁相环！.docxVIP

震撼！ FPGA实现负反馈控制纯数字锁相环! 2018-03-06 包春 / 胡建东 QQ:转载至微信公众号“玩儿转FPGA” 原文链接：谡撼！负反馈控制实现纯数孑锁相坏！ 或者： http://nip. weixin. qq. com/s/f5gqryXwAqZChK-t2atLyw 扫描二维码关注公众号“玩儿转FPGA” 扫描二维码关注公众号“玩儿转FPGA” 很多小伙伴说控制原理真杯难学，小编深有同感。于是发布此文帮助在控 制原理里面不停挣扎的小伙伴们，帮你们拨开迷雾。此文专门告诉你怎么实现 数字负反馈控制，一切高深理论均不涉及！ 首先我们做一个模块，输入信号T,代表输出时钟周期，输出时钟周期严 格等于T,对于熟悉FPGA的小伙伴应该很容易。下面是小编的代码。简单的 说就是建立一个状态机，对输入周期参数在产生时钟的每个周!第一时刻更新值，然后进入下一个状态计:计数到和输入周期一致的时候又回到初始状 说就是建立一个状态机，对输入周期参数在产生时钟的每个周! 第一时刻更 新值，然后进入下一个状态计: 计数到和输入周期一致的时候又回到初始状 态。 1. module clk_gen( 2. input elk, 3. input [15:0] T ，//it can not be 0! 4. output reg clk_gen 5? ); 6. 7. reg