EDA 实验一 用两种方法设计2位全加器.docVIP

实验一 用两种方法设计2位全加器 实验目的： 熟悉利用Quartus II的开发环境设计简单的组合逻辑电路，掌握层次化设计的方法，并通过一个2位全加器的设计把握利用EDA软件进行电子线路设计的各种详细流程。 实验原理： 一个2位全加器可由2个1位全加器构成，加法器间的进位可以用串行的方式实现，即将低位的进位输出与高位的进位输入相连接。而1个全加器的设计可以使用2个半加器进行组合。这种层次化的设计过程中，每一个层次都可以使用原理图或是VHDL语言来实现。 实验任务： 1、完成半加器、全加器的设计，每个层次都可以用原理图或是VHDL语言实现。将其进行仿真和测试，并生成相应的硬件符号。 2、建立更高层次的原理图设计，将2个1位全加器构成1个2位全加器，完成相应的仿真和测试，使其可以在硬件电路板上实现。 实验内容： 1、半加器，全加器（两种方法） 方法一： 半加器： library ieee; use ieee.std_logic_1164.all; entity h_adder is port(a,b:in std_logic; co,so:out std_logic); end entity h_adder; architecture act of h_adder is begin so=a xor b; co=a and b; end architecture act; 全加器： library ieee; use ieee.std_logic_1164.all; entity f_adder is port(ain,bin,cin:in std_logic; sum,cout:out std_logic); end entity f_adder; architecture act of f_adder is component h_adder port(a,b:in std_logic; co,so:out std_logic); end component; signal co1,co2,temp:std_logic; begin u1:h_adder port map(a=ain,b=bin,co=co1,so=temp); u2:h_adder port map(a=temp,b=cin,co=co2,so=sum); cout=co1 or co2; end architecture; 方法二： 半加器： 全加器： 2、一个2位全加器 仿真波形： 第一种设计方法： 第二种设计方法： 实验结果与总结：