- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Company Logo LOGO 毕设题目:基于FPGA的频率测量计的设计 班级: 学生: 学号: 背景介绍 1. FPGA 设计 用软件 根据功能要求直接定义硬件 克服了单片机程序周期耗时的硬件限制,有更加快速的信号跟随处理速度 2.同时由于FPGA 模块化设计,设计灵活,便于大规模集成。 设计目标 1.用FPGA为设计平台,设计一款频率计 0~100MHz,标准频率为50MHz 2.采用硬件VHDL描述语言编写,Quartus II 软件编译下载 3.杭州康芯公司FPGA芯片(型号为CycloneEP3C40Q240) 基本原理 频率:周期性信号在单位时间(1秒)内变化的次数。 采用直接测频法:闸门时间为1秒,信号跳变的次数进行计数F=N/T 整体结构设计 底层模块化设计 分频模块 1 t计数翻转 当VHDL文本编译成功后, Files Create symbol files for current file 生成对应的实体 模块图,用于顶层设计 调用,混合输入 替代例化步骤 闸门控制器 是计数器 时间闸门打开、计数清零,锁存器 数据锁存 时序协调分配中枢 计数器 100MHz的测量范围 十进制计数需要8位 先设计单个10进制数实体 再八个进行级联 锁存器 使数据显示更加平稳减少因计数或清零造成的数据抖动 数据的传送覆盖 4位级联 顶层设计 建立顶层工程 将底层模块及VHDL文件加入 由于底层模块的功能的独立性 可以如同普通器件一样直接连接构成硬件电路 管脚定义下载 实物展示 谢谢 Company Logo LOGO
文档评论(0)