CMOS课程设计报告.docxVIP

Fujian University of Technology CMOS课程设计 低压CMOS带隙电压基准源设计 学院： 信息科学与工程学院 专业： 电了科学与技术 班级： 电科1101 姓名： 学号： 指导老师：张国成、林金阳 日期： 2015年1月16日 一、 设计目的 在模数转换器(ADC)、模转换器(DAC)、数动态存储器(DRAM)、Flash存 储器等集成电路设计中，低温度系数、低功耗、高电源抑制比(PSRR)的基准源 (Reference )设计十分关键。随着深亚微米集成电路技术的不断发展，集成电路 的电源电压越来越低。目前，1.8 V(0. 18 urn )和1.5 V(0. 15 urn )的电源电 压已开始广泛使用，而1.2V(0. 13 um)和0. 9 V (0. 09 u m)的电源电压也即 将应用于存储器(Memory)及片上系统(SOC )设计，所以研究基于标准 CMOS工艺的低压基准源设计是十分必要的。 由于带隙基准源能够实现高电源抑制比和低温度系数，是目前各种基准电压 源电路中性能最佳的基准源电路。 二、 设计要求 运放放大倍数大丁- 60db 带隙基准输出电压小于50ppm 三、 设计原理 带隙基准电压源的原理 图1(a)为带隙基准电压源的原理示意图。双极晶体管的基极2发射极电 压Vbe(P结二极管的正向电压)，具有负温度系数，其温度系