以USB为介面之FPGA核心电路开发平台1.pdf

以USB 為介面之FPGA 核心電路開發平台 193 以USB 為介面之FPGA 核心電路開發平台1 林灶生 許齊旺 謝育達 林俊吉 林振喜 國立勤益技術學院 電子工程系 摘 要 本研究旨在以 XILINX 之 Spartan II 晶片，設計出一個以USB 為介面之通用型 FPGA 核心電路開 發平台，提供一個經濟且快速的硬體模擬測試之環境。一般研究或實務開發一個電路，往往只能做到 功能模擬(Function simulation)或是時序模擬(Timing simulation) 。而市面上所提供之測試平台又所費不 贄，且原廠所提供之展示板(Demo board)只能顯示一般電路的功能。因此，我們才有了開發此一平台 的構想。 選用USB 當介面，因為它是目前最為通用且快速之標準介面。在FPGA 電路中，我們將USB 標準(Protocol) 以硬體描述語言(VHDL)嵌入其中部份電路中，剩下的電路再當成其他智產(Intellectual properties, IP)核心電路。 此時，諸如多媒體影音、網路介面、通訊介面…等智產核心電路之開發，均可把此USB 標準加到其設計中，並 透過此平台做硬體模擬及測試，以達成快速雛形設計之目的。 關鍵字:FPGA 、USB 、快速雛形設計 一、簡介 FPGA 擴張速度最快、最普及之領域為電子通訊產業。將近有 50%的 FPGA 晶片被投入此領域中。FPGA 可在單一晶片中每秒中執行 1600 億次的乘法與累加運算(MAC, Multiply and Accumulate Operation) 。同時因應智 產(Intellectual Property, IP)發展之趨勢，供應商不斷開發核心IP ，並與高層級DSP 函式相結合，使得FPGA 成 為高效能 DSP 需求之新興電子產品。並成功應用於各種諸如數位/無線通訊、數位電視、高速 DSL 、有線數據 機、醫學影像系統等產品開發[1] 。 本研究因應上述之發展，特規劃以FPGA 為核心的IP 系統設計環境。就FPGA 系統之規劃，發展環境可分 為晶片層次設計(Chip-Level Design)及系統層次設計(System-Level Design)環境。 晶片層次設計環境 直接選定FPGA 晶片，配合選購或免費IP 開發晶片，流程如(圖一)所示。 系統層次設計環境 建構於軟體之上，將軟體模擬與硬體設計結合，將軟硬體設計直接導入系統設計，其流程如(圖二)所示。 本系統之設計則屬於晶片設計層次流程。 二、USB 系統架構 USB－萬用串列匯流排[2]，是一種支援電腦主機與USB週邊裝置之間資料交換之纜線匯流排。它的隨插即 的纜線和連接器(connector)，輕鬆與系統連結,減少電腦主機背板上連接器的種類和數量。 信號。插動資料與時脈信號一起經過編碼以後傳輸，編碼方式是以位元填補(Bit to Zero Invert)方式。每筆交易資料由一系列的封包所組成，而每一個封包是由 SYNC(同步)欄位開始，使接 收器與其位元復原時脈保持同步。 1 本研究感謝教育部教育改進計畫經費補助。 194 勤益學報第二十卷第二期 民國九十一年 Design Ideas Software Design and Simulation Specification FPGA Chip IP DataBase SOPC Design Simulation Emulation Synthesis System-Boa