uart硬件结构(需要修改).pptVIP

1.LPC2000系列简介 2.引脚描述 3.存储器寻址 4.系统控制模块 5.存储器加速模块 （MAM） 6.外部存储器控制器（EMC） 7.引脚连接模块 8. GPIO;4.14 UART(0、1);应用示例; ;V P B 总 线;UART0、UART1各含有1个16字节的发送FIFO缓冲区。 UnTHR是UARTn发送FIFO的最高字节。 UART的发送FIFO是一直使能的。;V P B 总 线;UART0、UART1各含有1个16字节的接收FIFO缓冲区。 软件设置接收FIFO缓冲区的触发字节。 ;;UART波特率发生器 ;Modem控制寄存器——U1MCR;4.14 UART(0、1);;4.14 UART(0、1) ;4.14 UART(0、1) ;4.14 UART(0、1) ;VIC 中断控制器;优先级 ; RLS中断：该中断为最高优先级。它在UARTn发生下面的错误时产生中断： 1、溢出错误(OE) 2、奇偶错误(PE) 3、帧错误(FE) 4、间隔中断(BI) 通过查看UnLSR[4:1]可以了解到产生该中断的错误条件。读取UnLSR时清除该中断；; RDA中断：该中断与CTI中断并列为第二优先级。当接收的有效数据到达接收FIFO设置寄存器(UnFCR)中设置的触发点时，RDA被激活。当接收FIFO中的有效数据少于触发点时，RDA复位；; CTI中断：当接收FIFO中的有效数据少于预定的触发点数量（至少有一个字节）时，如果在一定时间内仍然没有接收到新的数据，那将触发该中断。这个时间为：3.5～4.5个字节所需要的时间。注：对接收FIFO的任何操作都会清零该中断标志。 ;接收FIFO;1; ;4.14 UART(0、1) ;4.14 UART(0、1) ;;UART应用示例——操作流程;UART应用示例——初始化代码;UART应用示例——初始化代码;UART应用示例——收发数据;UART中断;UART中断;UART中断;UART中断;UART中断;UART中断;UART中断;UART中断;UART中断总结;UART中断总结;UART中断总结;UART中断总结;UART中断总结