第四章-常用组合逻辑器件.pptVIP

b=c=f=g=1，a=d=e=0时 c=d=e=f=g=1，a=b=0时 共阴极 2、显示译码器 真值表仅适用于共阴极LED 真值表 a的卡诺图 b的卡诺图 c的卡诺图 d的卡诺图 e的卡诺图 f的卡诺图 g的卡诺图 逻辑表达式 逻辑图 3、集成显示译码器74LS48 引脚排列图 功能表 辅助端功能 图 用7448驱动BS201的连接方法 4.1.3 用译码器实现组合逻辑函数 1、用二进制译码器实现逻辑函数 ②画出用二进制译码器和与非门实现这些函数的接线图。 ①写出函数的标准与或表达式，并变换为与非-与非形式。 2、数码显示电路的动态灭零 RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示 4.2.1 数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 4.2 数据选择器和分配器 逻辑图 集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。 集成8选1数据选择器74LS151 74LS151的真值表 数据选择器的扩展 用数据选择器实现逻辑函数 基本原理 数据选择器的主要特点： （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 （3）一般情况下，Di可以当作一个变量处理。 　　因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。 基本步骤 确定数据选择器 确定地址变量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的函数。 3个变量，选用4 选1数据选择器。 A1=A、A0=B 逻辑函数 1 选用74LS153 2 74LS153有两个地址变量。 求Di 3 （1）公式法 函数的标准与或表达式： 4选1数据选择器输出信号的表达式： 比较L和Y，得： 3 画连线图 4 4 求Di的方法 （2）图形法 D0 D1 D3 D2 用数据选择器实现函数： 例 ①选用8选1数据选择器74LS151 ②设A2=A、A1=B、A0=C ③求Di D0=D D2=1 D6=1 D4=D D1=D D3=0 D7=0 D5=1 ④画连线图 4.2.2 数据分配器 由地址码决定将输入数据Ｄ送给哪１路输出。 真值表 逻辑表达式 地址变量 输入数据 逻辑图 * 第4章 常用组合逻辑器件 4.1 编码器和译码器 4.2 数据选择器和数据分配器 4.3 加法器和数值比较器 概述 实现编码操作的电路称为编码器。 4.1.1 编码器 输入8个互斥的信号输出3位二进制代码 真值表 4.1 编码器和译码器 1、二进制编码器 逻辑表达式 逻辑图 2、3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。 设I7的优先级别最高，I6次之，依此类推，I0最低。 真值表 逻辑表达式 逻辑图 8线-3线优先编码器 如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。 3、集成3位二进制优先编码器 集成3位二进制优先编码器74LS148 ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的ST端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。 YEX ＝0表示是编码输出； YEX ＝1表示不是编码输出。 集成3位二进制优先编码器74LS148的真值表 输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效 使能输入端 扩展输出端 使能输出端 例：试用两片74LS148组成16线－4线优先编码器。 ～ 均无信号时，才允许对 ～ 输入信号编码。 优先权最高 0 0 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 (1)片处于编码状态,(2)片被封锁。 1 1 1 1 1 1 1 1 1 0 (2)片处于编码状态 1 1 1 0 1 0 0 1 0 1 0 1 1 1 0 1 0 1 （1）8421 BCD码编码器 输入10个互斥的数码输出4位二进制代码 真值表 4、二-十进制编码器 逻辑表达式 逻辑图 （2）8421 BCD码优先编码器 真值表 逻辑表达式 逻辑图 （3）集成10线-4线优先编码器 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 一、 二进制译码器 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状