哈工大数字逻辑unit 7_数据选择器及译码器.pptVIP

2. Decoders Applications Typical Chips · 2-bit 2-4 decoder 74XX139 · 3-8 decoder 74XX138 · 4-16 decoder 74XX154 Unit 7 Multiplexers and Decoders 数据选择器(Multiplexers) 译码器(Decoders) 编码器(Encoders) 利用MSI设计组合逻辑电路 。。。 。。。 output input enable 2n n Binary Encoder 3. Encoders For an 2n-to-n line encoder, exactly one of the input lines will be 1. An encoder performs the inverse function of a decoder. 3. Encoders 种类： 普通编码器 二进制编码器 BCD码编码器（输出BCD编码） 优先权编码器 B8 = 8 9 B4= 4 5 6 7 B2= 2 3 6 7 B1= 1 3 5 7 9 B8 B4 B2 B1 9 8 7 6 5 4 3 2 1 Vcc Keyboard Encoder Example 一多译码器 Keyboard Encoder Example 3. Encoders Example For an 2n-to-n line encoder, exactly one of the input lines will be 1. An 8-to-3 Priority Encoder（优先编码器） Example An 4-to-2 Priority Encoder Example B A D C Unit 7 Multiplexers and Decoders 数据选择器(Multiplexers) 译码器(Decoders) 编码器(Encoders) 利用MSI设计组合逻辑电路 Multiplexers Decoders MSI blocks Design with MSI blocks ① 了解各类典型集成电路芯片的功 能、外特性； ② 学会查阅器件资料； ③ 能灵活运用，完成最佳设计。 (1) m = n 组合电路的输入变量个数 数据选择器的控制端个数 1. Combinational Logic Design with multiplexers 待设计 的组合 电路 …… m 个输入 Z Use 8 to 1 MUX realize F = AB＋AC＋BC A2A1A0 y 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 1 0 0 D4 1 0 1 D5 1 1 0 D6 1 1 1 D7 A2 y A1 A0 D0 D1 D2 D3 D4 D5 D6 D7 D2 D3 D1 D6 D7 D5 D4 D0 00 01 11 10 0 1 A2 A1 A0 1 0 1 1 1 1 1 0 00 01 11 10 0 1 A BC K.Map of F “1” A B C F K.Map of MUX Example Method： 降维 利用 8 to 1 MUX 设计组合逻辑 ： F(A,B,C,D)=∑m(1,5,6,7,9,11,12,13,14) (2) m = n+1 组合电路的输入变量个数 数据选择器的控制端个数 1. Combinational Logic Design with multiplexers Example 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 0 00 01 11 10 00 01 11 10 AB CD 降维 D D D D 1 D D D 1 0 D D 00 01 11 10 0 1 A BC F(A,B,C,D)=∑m(1,5,6,7,9,11,12,13,14) 1. Combinational Logic Design with multiplexers A2 y A1 A0 D0 D1 D2 D3 D4 D5