原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
. . . .
page
整理
可编程集成电路基础
1.1 概述
1.2 在系统可编程逻辑器件的结构
1.2.1 ispLSI1016
1.2.2 编程接口和编程
硬件描述语言VHDL基础
2.1 概述
2.2 VHDL语言语法规则
2.2.1 标识符 （ Identifiers）
2.2.2 数据对象 ( Data Objects )
2.2.3 数据类型 ( Data Types )
2.2.4 运算符 ( Operators)
2.3 VHDL的语句结构分类
2.3.1 库
2.3.2 实体说明
2.3.3 结构定义
2.4 顺序语句
2.4.1 信号赋值语句
2.4.2 变量赋值语句
2.4.3 if_then_else语句
2.4.4 case_when语句
2.5 并行语句
2.5.1 when_else语句
2.5.2 with_select_when语句
2.6 结构体的子结构描述
2.6.1 block语句
2.6.2 Proess ( 进程 ) 语句
2.6.3 子程序
2.6.4 程序包
2.7 基本逻辑电路设计
ispDesignEXPERT 开发系统
设计示例
第二章 硬件描述语言VHDL基础
2.1 概 述
随着集成电路的设计规模的增大和复杂程度日益增高，传统的数字电路设计方法不适合设计大规模的系统。众多软件公司开发研制了具有自己特色的电路硬件描述语言（Hardware Description Language,HDL），存在着很大的差异，因此，需要一种强大的、标准化的硬件描述语言，作为可相互交流的设计环境。美国国防部在80年代初提出了VHSIC（Very High Speed Integrated Circuit）计划，其目的是为大规模集成电路设计，建立一项新的描述方法。1981年提出了一种新的HDL，称之为VHSIC Hardware Description Language，简称为VHDL，VHDL语言可描述一个数字电路的输入、输出以 及相互间的行为与功能，它特有的层次性设计语法结构适合大型设计项目的团队合作，是目前最通用的硬件描述语言。
这种语言有如下的诸多优点：
1. 可描述复杂的数字电路系统；
2．成为国际的硬件描述语言标准，1987年被采纳为IEEE1076标准
3．与硬件独立，一个设计可用于不同的硬件结构，而且设计时不必了解过多的硬件细节；
4．有丰富的软件支持VHDL的综合和仿真，从而能在设计阶段就能发现设计中的Bug，缩短设计时间，降低成本；
5．VHDL有良好的可读性，容易理解。
2.2 VHDL语言的语法规则
2.2.1．VHDL标识符（Identifiers）
基本标识符由字母、数字和下划线组成；
第一个字符必须是字母；
最后一个字符不能是下划线；
不允许连续2个下划线；
保留字(关键字)不能用于标识符；
大小写是等效的。
数 据 对 象 （ Data Objects ）
VHDL中常用的数据对象有：常量、信号和变量，常量相当于电路中的恒定电平，信号和变量相当于电路中的连线和连线上的信号值。
1 常 量 (Constant)
常量声明即为一个常量名赋予一个固定值，其一般格式为：
CONSTANT 常量名：数据类型：=表达式；
常量可在Library、Entity、Architecture、Process 中进行定义，其有效范围也相应限定。例如：
CONSTANT w: integer := 8; -- “w” 是整数类型的常数,其值为“8”
2 信 号 (Signal)
信号没有方向性，是一个全局量，用于进程之间的通信，声明电路内部的信号。在Entity中和Architecture中声明，信号声明语句格式为：
SIGNAL 信号名：数据类型 约束条件：=表达式；
例如： SIGNAL GROUND: BIT : = ’0’ ;
符号“：=”表示直接赋值，用于指定信号的初始值。
信号赋值语句的格式为：
[ 信号名 ] = [ 表达式 ] [ AFTER [ 时间表达式]]；
其中时间表达式指定延迟时间，如果省略AFTER语句，则延迟时间取默认值。
3 变 量 (Variable)
变量属于临时数据，没有物理意义，只能在Process和Function中定义，并只在其内部有效。其声明格式为：
variable 变量名： 数据类型 约束条件：=表达式；
例如：
variable count: INTEG
文档评论（0）