第7章时序逻辑设计原理(5).pptVIP

例: 设计一个具有2个输入（A、B），1个输出（Z）的时钟同步状态机，Z为1的条件是： 在前2个脉冲触发沿上，A的值相同 或者 从上一次第1个条件为真起，B的值一直为1 合理的状态赋值 选择复位时容易进入的状态作为初始状态 使每次转移时要发生改变的状态变量数最小化 使一组相关状态中不变化的状态变量数最大化 发现和利用问题描述中的对称性 将状态变量组分解为有明确含义的位或字段，相对于状态机的输入效果或者输出特性 可以使用多余最小值的状态变量数（便于分解） 未用状态的考虑 用J-K触发器设计 方法一 利用状态(转移)方程和触发器特征方程得到激励方程 方法二 利用状态转移表和激励表得到激励方程 方法一:利用状态方程和特征方程设计 方法二:利用激励表进行J-K触发器设计 雷鸟车尾灯 第7章 小结 锁存器和触发器 同步时序分析 同步时序设计 锁存器和触发器 几个概念： 时钟（clock）、时钟周期、时钟频率 时钟信号上升沿有效 触发沿（clock tick）、占空比（duty cycle） 双稳态元件、亚稳态特性 锁存器（Latch） 触发器（Flip-Flop，F/F） 时钟同步状态机结构 时钟同步状态机分析 由电路图确定激励方程和输出方程（组合电路） 将激励方程代入触发器特征方程得下一状态Q* —— 状态方程（转移方程），时序的 利用状态转移方程、输出方程构造状态/输出