三位二进制同步计数器(无效态000 100)和串行序列发生电路设计(检测序号0100).docVIP

  • 39
  • 0
  • 约9.36千字
  • 约 29页
  • 2019-09-23 发布于湖北
  • 举报

三位二进制同步计数器(无效态000 100)和串行序列发生电路设计(检测序号0100).doc

PAGE 课程设计任务书 PAGE I 目录 TOC \o 1-3 \h \z \u 1 数字电子设计部分 1 1.1程序设计的目的与作用 1 1.2课程设计的任务 1 1.3 三位同步二进制加法器和串行序列发生电路设计 1 1.3.1三位二进制同步加法器设计电路的理论分析 1 1.3.2串行序列发生电路设计 8 1.4设计总结和体会 13 1.5参考文献 13 2 模拟电子设计部分 14 2.1设计课程的目的与作用 14 2.2 设计任务、及所用multisim软件环境介绍 14 2.3 电路模型的建立 14 2.3.1比例运算电路Multisim仿真 14 2.3.2三运放数据放大器Multisim仿真 16 2.3.3求和电路Multisim仿真 16 2.3.4积分电路Multisim仿真 17 2.4 理论分析及计算 17 2.4.1比例运算电路的设计分析 17 2.4.2三运放数据放大器的设计分析 19 2.4.3求和电路的设计分析 19 2.4.4积分电路的设计分析 19 2.5 仿真结果分析 20 2.5.1比例运算电路的Multisim结果仿真分析 20 2.5.2、三运放数据放大器的Multisim结果仿真分析

文档评论(0)

1亿VIP精品文档

相关文档