提高存储器访问速度的方法哈工大计组.pptVIP

高速缓冲存储器 * * 七、提高访存速度的措施 采用高速器件 调整主存结构 1. 单体多字系统 W位 W位 W位 W位 W位 地址寄存器 主存控制部件 . . . . . . . . . . . . 单字长寄存器 数据寄存器 存储体 采用层次结构 Cache 主存 增加存储器的带宽 2. 多体并行系统 (1) 高位交叉 M0 … … M1 … … M2 M3 … … … … 体内地址 体号 体号 地址 00 0000 00 0001 00 1111 01 0000 01 0001 01 1111 10 0000 10 0001 10 1111 11 0000 11 0001 11 1111 2. 多体并行系统 (1) 高位交叉 各个体并行工作 M0 地址 0 1 … … n－1 M1 n n+1 … … 2n－1 M2 2n 2n+1 3n－1 M3 3n 3n+1 4n－1 … … … … 地址译码 体内地址 体号 体号 2. 多体并行系统 (2) 低位交叉 M0 … … M1 … … M2 M3 … … … … 　体号 体内地址 地址 0000 00 0000 01 0000 10 0000 11 0001 00 0001 01 0001 10 0001 11 1111 00 1111 01 1111 10 1111 11 (2) 低位交叉 M0 地址 0 4 … … 4n－4 M1 1 5 … … 4n－3 M2 2 6 4n－2 M3 3 7 4n－1 … … … … 地址译码 体号 体内地址 各个体轮流编址 体号 低位交叉的特点 在不改变存取周期的前提下，增加存储器的带宽 时间 单体 访存周期 单体 访存周期 启动存储体 0 启动存储体 1 启动存储体 2 启动存储体 3 一、概述 1. 问题的提出 避免 CPU “空等” 现象 CPU 和主存（DRAM）的速度差异 缓存 CPU 主存 容量小 速度高 容量大 速度低 程序访问的局部性原理 2. Cache 的工作原理 (1) 主存和缓存的编址 主存和缓存按块存储 块的大小相同 B 为块长 ~ ~ ~ ~ … … 主存块号 主存储器 0 1 2m－1 字块 0 字块 1 字块 M－1 主存块号 块内地址 m位 b位 n位 M块 B个字 缓存块号 块内地址 c位 b位 C块 B个字 ~ ~ ~ ~ … … 字块 0 字块 1 字块 C－1 0 1 2c－1 标记 Cache 缓存块号 (2) 命中与未命中 缓存共有 C 块 主存共有 M 块 M C 主存块 调入 缓存 主存块与缓存块 建立 了对应关系 用 标记记录 与某缓存块建立了对应关系的 主存块块号 命中 未命中 主存块与缓存块 未建立 对应关系 主存块 未调入 缓存 (3) Cache 的命中率 CPU 欲访问的信息在 Cache 中的 比率 命中率 与 Cache 的 容量 与 块长 有关 一般每块可取 4 至 8 个字 块长取一个存取周期内从主存调出的信息长度 CRAY_1 16体交叉 块长取 16 个存储字 IBM 370/168 4体交叉 块长取 4 个存储字 （64位×4 = 256位） 数据总线 Cache 替换机构 可装进？ 命中？ 主存Cache 地址映象 变换机构 主 存 访问主 存替换 Cache Cache 存储体 块号 块内地址 直接通路 访问主存装入Cache N N Y Y 块号 块内地址 CPU 主存地址 地址总线 Cache地址 3. Cache 的基本结构 Cache 替换机构 由 CPU 完成 Cache 存储体 主存Cache 地址映象 变换机构 4. Cache 的 读写 操作 访问Cache 取出信息送CPU 访问主存 取出信息送CPU 将新的主存块 调入Cache中 执行替换算法 腾出空位 结束 命中？ Cache满？ CPU发出访问地址 开始 Y N Y N 写 Cache 和主存的一致性 读 5. Cache 的改进 (1) 增加 Cache 的级数 片载（片内）Cache 片外 Cache (2) 统一缓存和分开缓存 指令 Cache 数据 Cache 与主存结构有关 与指令执行的控制方式有关 是否流水 Pentium 8K 指令 Cache 8