微机原理课件第11讲(电子ok).pptVIP

本节作业 【P259】 4 6.1.6 I/O地址的译码 I/O地址的译码方法与存储器地址的译码方法一样，但有它的特点： 常采用部分译码方式。可以是中间地址线不连接、也有最低地址线不连接的情况 为了给系统一定的选择余地，有些接口电路利用比较器、开关或跨接器等进行多组I/O地址的译码 除采用译码器、门电路进行译码外，I/O地址译码还经常采用可编程逻辑器件PLD IBM PC/AT主机板的I/O译码电路 接口芯片内部译码 A0～A4 DMA控制器1 中断控制器1 定时计数器 并行接口电路 DMA页面寄存器 中断控制器2 DMA控制器2 协处理器 A5 A6 A7 A8 A9 ALS138译码器 HLDA MASTER A B C E1 E2 E3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 IBM PC/XT主机板的I/O译码电路 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A5 A6 A7 A8 A9 AEN IO/W A B C G2B G2A G1 74LS138 DMA CS（8237） INTR CS（8259） T/C CS（8253） PPI CS（8255） WRTDMAPG （写DMA页面寄存器） WRTNMIREG （写NMI屏蔽寄存器） 逻辑门电路进行I/O地址译码 A9 A8 A7 A6 A5 A2 A4 A3 AEN A1 A0 74LS03 3E7H 6.2简单的输入输出接口芯片 最简单的常用的I/O接口芯片有缓冲器(Buffer)和锁存器(Latch)。 缓冲器74LS244和74LS245 锁存器74LS373 8路单向数据缓冲器74LS244 缓冲器具有三态输出能力和提高总线的驱动能力。 1G Vcc 1A1 2G 2Y4 1Y1 1A2 2A4 2Y3 1Y2 1A3 2A3 2Y2 1Y3 1A4 2A2 2Y1 1Y4 GND 2A1 1 2 3 4 5 6 7 8 20 19 18 17 15 15 14 13 ) 9 10 12 11 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 2G 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 1G 8路双向数据缓冲器74LS245 双向缓冲器能控制数据的流向。 DIR Vcc A1 G A2 B1 A3 B2 A4 B3 A5 B4 A6 B5 A7 B6 A8 B7 GND B8 1 2 3 4 5 6 7 8 20 19 18 17 15 15 14 13 ) 9 10 12 11 G A1 B1 A2 B2 A8 B8 …… DIR 8路双向数据缓冲器74LS245 双向缓冲器能控制数据的流向。 G A1 B1 A2 B2 A8 B8 …… DIR /G DIR 数据方向 0 0 A←B 0 1 A→B 1 0 —— 1 1 —— 8路双向数据缓冲器74LS245 双向缓冲器能控制数据的流向。 G A1 B1 A2 B2 A8 B8 …… DIR /G DIR 数据方向 0 0 A←B 0 1 A→B 1 0 —— 1 1 —— 8路双向数据缓冲器74LS245 双向缓冲器能控制数据的流向。 G A1 B1 A2 B2 A8 B8 …… DIR /G DIR 数据方向 0 0 A←B 0 1 A→B 1 0 —— 1 1 —— 8路双向数据缓冲器74LS245 双向缓冲器能控制数据的流向。 G A1 B1 A2 B2 A8 B8 …… DIR /G DIR 数据方向 0 0