数字电子电路基础教程第六章常用集成时序逻辑器件下(2).pptVIP

西安交通大学生命科学与技术学院 西安交通大学生命科学与技术学院 计数器的功能及用途 　按时钟控制方式分类：异步，同步计数器。 　按计数功能分类：加法计数，减法计数和可 逆计数三大类。 一、同步二进制计数器74161 异步清零的时序波形： 2.同步置0或置数法 大模计数器实现方法 ③ Oc整体置数法 2.74LS194的应用 （２）移位寄存器构成移位型计数器 1）移位寄存器构成环型计数器 扭环计数器 扭环计数器的自启动问题 1. 计数型序列码发生器 例：设计一个能同时产生两组序列码的双序列码发生器，要求两组序列码分别为：Z1－110101， Z2－010110。 按左移处理：列移存器的态序表和反馈函数表 设计分解 序列信号发生器: 能够循环产生一组或多组序列信号的时序电路。 周期序列信号:110101110101…110101 110101序列信号的长度 M = 6 时序电路需要记忆的独立状态也是 6 个 1. 计数器法 2. 反馈移位法 中规模集成电路设计序列发生器的方法 ③画出逻辑电路图。 组合输出电路 模 M 计数器 Q 1 Q 2 Q n CP … Z1 Z2 Zm 实现逻辑框图: 实现步骤: ①根据序列信号长度M，设 计模M计数器，状态自定; ②按计数器的状态转移关系 和序列码的要求设计组合输 出电路; 解：⑴ 根据序列确定计数器的模值 M = 6 (2) 确定计数器的M个计数状态 001 010 011 100 101 110 选74161计数器 (3) 列出组合输出电路的真值表 Z1－110101， Z2－010110 (4)用3-8译码器和与非门实现组合电路 QC QB QA Z1 Z2 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 1 1 0 1 0 Z1=∑(1,2,4,6) Z2=∑(2,4,5) (5)画逻辑电路图 Z1=∑(1,2,4,6) Z2=∑(2,4,5) QC QB QA Z1 Z2 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 1 1 0 1 0 ⑴ 用74LS194设计一个能 自启动的模6扭环计数器 选74194实现计数器 ⑵ 列出组合输出 电路的真值表 Z1=∑(0,1,4,7) Z2=∑(3,4,7) Z1－110101， Z2－010110 ⑶ 用3-8译码器和与非门实现组合电路 Z1=∑(0,1,4,7) Z2=∑(3,4,7) 2. 反馈移位型序列信号发生器 特点： 从移存器的任一Q端都可以得到周期性的序列码 Q 0 Q 1 Q 2 Q 3 SL 1 0 0 1 1 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 例：设计一个产生100111序列的反馈移位型序列信号发生器。 Q 0 Q 1 Q 2 Q 3 SR 1 1 1 1 0 0 1 1 1 1 1 1 0 1 0 1 1 1 0 1 0 1 1 0 0 1 1 1 0 0 右移： 左移： 1001 0011 0111 1111 1110 1100 × × 1 × × × × 1 1 1 0 × × × 0 × 00 01 11 10 00 01 11 10 Q 0 Q 1 Q 2 Q 3 SL Q 0 Q 1 Q 2 Q 3 SL 1 0 0 1 1 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 检查自启动性能？ 求出反馈函数SL × × 1 × × × × 1 1 1 0 × × × 0 × 00 01 11 10 00 01 11 10 Q 0 Q 1 Q 2 Q 3 SL 1010 0100 1001 0011 0010 0101 1100 1110 主 0111 1111 0000 0001 1000 1011 0110 1101 31 （2）74160的级联 1）大模分解形成的异步级联 2）同步整体置0法 3）同步整体置数法 4）同步Oc置数发 74160 与74161方法相同 32 1）大模分解异步级联