微机原理第8章1节.pptVIP

* 1 1 0 D7 D6 D5 D4 D3 D2 D1 D0 端口B输出 方式1 WR INTE B PC0 PC2 PC1 PC7~PC0 ACKB OBFB INTRB 中断允许信号,INTE由ACKB(PC2)置“1”,INTR有效 输出缓冲区满信号，高电平有效 外设响应信号,是外设送给8255A的 中断请求信号 B口方式1输出有关信号的规定 * PC2~PC0 PC4 PC5 PC6 PC7 PC3 INTE1 INTE2 I O IBFA STBA ACKA OBFA INTRA WR RD PA7 ~PA0 方式2的控制信号 输出缓冲区满信号 外设收到数据,发响应信号 外设准备好数据,发选通信号 8255A收到数据,向外设 发输入缓冲区满信号 * * * 时间：2014—11月 本次课内容： 1、8255A的结构和引脚。 2、8255A的工作方式和控制字。 本次课重点： 1、并行和串行的数据传送。 2、8255A的基本概念. 3、8255A的工作方式。 4、8255A控制字的选择。 * 0 1 0 1 0 1 1 0 D0 D1 D2 D3 D4 D5 D6 D7 目 的 D0 D1 D2 D3 D4 D5 D6 D7 源 并行通信适于短距离、高速通信 并行的数据传送 将数据的各位同时在多根并行传输线上进行传输。 第八章 并行接口芯片8255 * 0 1 1 0 1 0 1 0 TxD 源 RxD 目的 串行通信适于长距离、中低速通信 串行数据传送 将数据的各位按时间顺序依次在一根传输线上传输。 * 并行接口芯片应具有的功能： （1） 具有两个以上的输入/输出数据端口（锁存/缓冲）； （2） 每个数据端口有与CPU用应答方式交换信息所必须的控制和状态信息；也有与外设交换信息所必须的控制和状态信息； （3） 通常每个数据端口还具有能用中断方式与CPU交换信息所必须的电路； （4） 具有进行片选和读写控制的电路； （5） 可编程（由程序来选择数据端口，数据传送方向，交换信息的方式等）。 * A组控制 B组控制 缓冲器 数据总线 DB o o o RD WR A0 A1 RESET CS 读/写 控制逻辑 A口 上C口 下C口 B口 PA7~PA0 PC7~PC4 PC3~PC0 PB7~PB0 内部总线 外设接口 CPU接口 内部逻辑 第一节 8255的结构 一、8255A的结构和功能 （书上296页图8－15） 8位内部数据总线 * 端口A和端口B可用作8位 数据I/O口，端口C既可作为8位I/O口，又可作为两个4位I/O口，还常用来配合A口和B口工作，作为控制信号输出、或作为状态信号输入。 1、 数据端口 8255A内部包含3个8位I/O端口A口、B口和C口，通过外部24根I/O线与外设交换数据或进行通信联络。其中C口可分为两个4位口使用。 A口 上C口 下C口 B口 PA7~PA0 PC7~PC4 PC3~PC0 PB7~PB0 内部总线 * 2、 控制逻辑 这是两组根据CPU的编程命令控制8255A工作的电路，控制寄存器用来接收CPU送来的命令字，以决定A组、B组的工作方式，或对C口的每一个位执行位操作。 A组控制 B组控制 内部总线 * 3、数据总线缓冲器 是双向三态的8位缓冲器, 用作8255A和系统数据总线的接口。 1)传送系统对8255A的控制字； 2)传送各端口的输入、输出数据。 缓冲器 数据总线 DB o o o RD WR A0 A1 RESET CS 读/写 控制逻辑 内部总线 至数据端口 至控制寄存器 4、 读/写控制逻辑 控制总线的开放与关闭；控制信息传送的路径和方向。 * A1 A0 RD WR CS 功 能 0 0 0 1 0 对端口 A 读 0 1 0 0 1 对端口 B 读 1 0 0 0 1 对端口 C 读 1 1 0 0 1 非法,不能读 控制字寄存器 输 入 0 0 1 0 0 对端口 A 写 0 1 1 0 0 对端口 B 写 1 0 1 0 0 对端口 C 写 1 1 1 0 0 对控制字寄存器 写 输 出 1 × × × × × × × 1 1 数据缓冲器为 三态 断 开 由CS、A1、