数字逻辑电路设计-(王毓银)讲义PPT第六章1.pptVIP

;第六章 时序逻辑电路 ;第六章 时序逻辑电路 ;6.1 时序电路概述 ;6.1.2 时序电路的分类 ;时序电路分析步骤：;解：;将激励函数代入JK触发器的特征方程;二、功能描述;2、状态转换图;根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。;由状态转移表或状态转移图可以分析该电路的功能： 在 6 个状态之间循环往复 输出 Z 在每一循环结束时，输出一次 1 。 有两个状态游离于循环之外，如果误入这两个状态可以自动返回主循环。（游离于主循环的状态称为偏离状态，进入任一偏离状态都可返回主循环时，称该电路具有自启动特。）;电路为异步时序电路，电路没有单独的输入（CP除外），为摩尔型时序电路。;（3）列出状态转移表 ;（6）电路功能;6.3 寄存器、移位寄存器;6.3.1 数码寄存器;6.3.1 数码寄存器;6.3.2 移位寄存器; 一、 4位左移的移位寄存器 由图可见： Q1n+1=VI， Q2n+1=Q1n Q3n+1=Q2n， Q4n+1=Q3n;6.3.2 移位寄存器;6.3.2 移位寄存器;6.3.3 集成移位寄存器;1)七位串行——并行转换器;串入的数据为1011011，转换波形;2）七位并行——串行转换器;并入的数据为1011011（Q1~Q7），转换波形;6.3.3 集成移位寄存器;实现数码串、并行转换;二）七位数码并入→串出转换电路;三、集成移位寄存器构成的移位型计数器;1. 环形计数器;1、 环形计数器;2．扭环形计数器;1. 电路除了有效计数循环外，还有一个无效循环; 2. 不能自启动; 3. 工作时首先在R加启动信号进行清零.;3．移位计数器的设计;例：应用74195实现模12同步计数 ;例：应用移位寄存器和译码器可以构成程序计数分频器;用来计算输入脉冲数目的时序逻辑电路。它是用电路的不同状态来表示输入脉冲的个数。 ; a 根据脉冲引入方式： 同步计数器 异步计数器 加法计数器 b 根据数字增减： 减法计数器 可逆计数器 二进制计数器 c 按计数进??来分类： 十进制计数器 任意进制计数器 可变进制计数器 d 按集成度来分类： 小规模计数器：触发器和门电路 中规模计数器：集成器件 ;;;⑤功能描述：;推广到n位二进制同步加法计数器;;;000;推广到n位二进制同步减法计数器;6.4.1.2 同步二——十进制计数器;;画出状态转换图;输出;画出状态转换图;十进制计数器波形图;6.4.1.3 同步十进制可逆计数器;同步十进制可逆计数器状态图;集成同步十进制计数器有： 同步十进制计数器（异步清除）54/74LS160 同步十进制计数器（同步清除）54/74LS162;一、4位二进制同步加法计数器74161; 74161状态转移图;Q0;74161时序图;二、十进制同步加法计数器74160;74160的状态转移图;三 、四位二进制同步计数器——74163 ;四 、十进制同步计数器——74162;集成加法同步计数器——逻辑功能比较;减计数; 74LS193时序图;七、4位二进制同步可逆计数器74191;八、集成同步计数器的级联;1片74LS161只能构成模16计数器，模256 = 16×16，所以可用两片74LS161实现。两片均接成模16计数器并将两片级联起来，让两个芯片协同工作即可构成模256计数器;1; 同步级联