数字集成电路设计CHAPTER3.pptVIP

SummaryⅠ: 用于手工分析的通用MOS模型 简单而实际的模型！ 电流源 S D G B 一个MOS数字电路的性能主要是由可提供的最大电流决定，即 （VGS=VDS=电源电压）时的电流 — 可与实际器件良好匹配 晶体管→电流源 VT0，γ，VDSAT，k ′ ，λ 手工分析通用模型定义的工作区边界 0 0.5 1 1.5 2 2.5 0 0.5 1 1.5 2 2.5 x 10 -4 V DS (V) I D (A) VelocitySaturated Linear Saturated VDSAT=VGT VDS=VDSAT VDS=VGT 0.25um CMOS 工艺, Wd=0.375um Ld=0.25um 简化模型 SPICE模拟 通用0.25μmCMOS工艺手工分析模型参数 从具有最小沟道长度和宽度的单个器件特性中推导而来，如将其延伸到（W/L）较大的器件会导致较大误差 Summary Ⅱ: 晶体管的开关模型 时变、非线性的，取决于晶体管的工作点 采用在所关心的工作区域上电阻的平均值或瞬态过程的起点与终点处两个电阻的平均值 EXP3.8 将过渡区两个端点处的电阻值进行平均 过渡区两个端点处的电阻值平均，可得到类似结果 The Transistor as a Switch W/L 电阻反比于器件的(W/L) (W/L)增加一倍，电阻减半 VDD 当VDDVT+VDSAT/2时， 电阻实际上将与电源电压无 关，如左图所示。 一旦电源电压接近VT，电 阻会急剧增加 λ 当电源电压增加时，沟长调制效应使电阻的改善很小 最小尺寸.25um工艺得到的Req与VDD关系 （VGS=VDD, VDS=VDD → VDD/2） 通用0.25μmCMOS工艺模拟等效电阻值 EE141 * Operation of the complementary pair. 3.3.2 MOS 静态特性 IDn＝IDn(VGSn,VDSn) 单位面积氧化层电容 Eox 场效应：可通过改变栅电压VG 来控制通过FET的电流 1. 阈值电压的成因 表面电荷密度 Qs：用于表示 field effect 场效应 包括不同种类的电荷，比较复杂 MOS结构中的电势 Slowly decrease 表面电势 在电路级上，将Kirchhoff定律应用于下图所示MOS系统中， 就可以得到阈值电压。设栅压VG极性如图所示： MOS中的电场（Magnified） 控制表面电荷 表面电场 氧化层电场 正电荷被驱离 VTn Bulk (depletion) charge in the MOS system 耗尽区电荷 表面电荷性质取决外加栅压大小 随外加电压增加而增加 耗尽区宽度 体电荷密度 P型衬底中的受主硼原子俘获电子 一个被耗尽的MOS结构不能支持电子电流的流动，因为体电荷已被硅晶格束缚，不能移动 电子电荷 阈值电压VTn代表了Qe正好开始形成时的栅电压。 即当VG=VTn时Qe＝0 注意：当VGVTn时，体电荷QB不会增加，xd也不会增加 Qe是从重掺杂 n+源区被拉到 反型层中 Electron charge layer 电子电荷层的形成 2. 体效应 强反型发生时VGS称为阈值电压VT 当VSB0时 The Threshold Voltage 经验值 体偏置系数 VT与几个因素有关，它们中大部分是材料常数，如栅和衬底 间功函数的差、氧化层厚度、费米电势、沟道与栅氧层间表 面上被俘获的杂质电荷，以及为调节阈值所注入的离子剂量。 表明VSB改变所产生的影响 阱偏置对NMOS晶体管阈值电压的影响 VT: 0.45v~0.85v 当 时 3. nFET电流-电压 Corresponding with each other L nFET中的沟道电荷控制 ⑴ ⑵ 电特性与理想门不同, 决定着开关频率 Qe=0 4. 线性区 设 VGS-V(x)VT 在X点，单位面积产生的电荷为 …(1) 迁移率 Voltage-Current 沿沟道L长度积分 电流是载流子的漂移速度νn和电荷的乘积。设W为垂直于 电流方向上的沟道宽度： …(2) …(3) 工艺跨导： 器件增益因子： Details of the nFET structure. : 电气/有效尺寸 ：几何尺寸 5. 饱和区 Pinch-off 当漏源电压VDS进一步提高时沿全长沟道电压均大于阈值不再成立 VGS-V(x)VT 无感应电荷-夹断! 饱和电流 VGS-V(x)VT 感应电荷为0，沟道夹断 由于在感应形成的沟道上电 压差保持固定在VGS－VT， 结果使电流保持常数 VGS-VDSVT 条件： 与VDS无关？ 6.