数字电路逻辑设计(第二版)清华大学出版社 朱正伟等编著 ch6.pptVIP

2.地址译码器 地址的选择是通过地址译码器来实现的。在存储器中，通常将输入地址分为两部分，分别由行译码器和列译码器译码。只有当行选择线和列选择线都被选中的单元，才能被访问。例如，若输入地址A7~A0，位于X31和Y0交叉处的单元被选中，可以对该单元进行读写操作。 3.读写与片选控制 只有片选信号有效时，存储器才被选中，可以对其进行读写操作，否则该芯片不工作。某芯片被选中后，该芯片执行读还是写操作由读写信号/控制。 6.4 常用存储器集成芯片介绍 6.4.1 6116简介 6.4.2 2764简介 * * 6 半导体存储器 半导体存贮器能存放大量二值信息的半导体器件。 存储器的主要性能指标 取快速度——存储时间短 存储数据量大——存储容量大 6.1 概 述 存储矩阵 地址译码器 地址输入 6.1.1 半导体存储器的基本结构 数据输出 控制信号输入 输出控制电路 地址译码器 存储矩阵 输出控制电路 1.存储矩阵 存储器 RAM (Random-Access Memory) ROM (Read-Only Memory) RAM(随机存取存储器): 在运行状态可以随时进行读或写操作。 存储的数据必须有电源供应才能保存, 一旦掉电, 数据全部丢失。 ROM(只读存储器)：在正常工作状态只能读出信息。 断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。 固定ROM 可编程ROM PROM EPROM E2PROM SRAM (Static RAM)：静态RAM DRAM (Dynamic RAM)：动态RAM 6.1.2 半导体存储器的种类 几个基本概念： 存储容量（M)：存储二值信息的总量。 字数：字的总量。 字长（位数）：表示一个信息多位二进制码称为一个字， 字的位数称为字长。 存储容量（M)＝字数×位数 地址：每个字的编号。 字数=2n （n为存储器外部地址线的线数） 6.2.1. RAM存储单元 静态SRAM(Static RAM) T5、T6导通 T7 、T8均导通 Xi =1 Yj =1 触发器的输出与数据线接通，该单元通过数据线读取数据。 触发器与位线接通 6.2 RAM存储器 1、动态存储单元及基本操作原理 T 存储单元 写操作:X=1 =0 T导通，电容器C与位线B连通 输入缓冲器被选通，数据DI经缓冲器和位线写入存储单元 如果DI为1，则向电容器充电，C存1;反之电容器放电,C存0 。 - 刷新R 行选线X 读/写 输出缓冲器/灵敏放大器 刷新缓冲器 输入缓冲器 位 线 B 6.2.2 动态随机存取存储器 读操作:X=1 =1 T导通，电容器C与位线B连通 输出缓冲器/灵敏放大器被选通，C中存储的数据通过位线和缓冲器输出 T / 刷新R 行选线X 输出缓冲器/灵敏放大器 刷新缓冲器 输入缓冲器 位 线 B 每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。 （a） （b） 6.2.3 SRAM的读写操作及时序图 读操作时序图 3.SRAM的写操作及时序图 写操作时序图 6.2.4 存储器容量的扩展 位扩展可以利用芯片的并联方式实现。 ··· CE ┇ A11 A0 ··· WE D0 D1 D2 D3 WE CE A0 A11 4K×4位 I/O0 I/O1 I/O2 I/O3 D12 D13 D14 D15 CE A0 A11 4K×4位 I/O0 I/O1 I/O2 I/O3 WE 1. 字长（位数）的扩展---用4KX4位的芯片组成4KX16位的存储系统。 6.2.4 RAM存储容量的扩展 2. 字数的扩展—用用8KX8位的芯片组成32KX8位的存储系统。 RAM1 D0 D7 A0 A12 CE1 芯片数=4 RAM1 D0 D7 A0 A12 CE1 RAM1 D0 D7 A0 A12 CE1 RAM1 D0 D7 A0 A12 CE1 系统地址线数=15 系统:A0 ~ A14 A13 ~ A14? 2000H 2001H 2002H ┇ 3FFFH 4000H 400H 4002H ┇ 5FFFH 6000H 6001H 6002H ┇ 7FFFH 0000H 0001H 0002H ┇ 1FFFH 芯片:A0 ~ A12 32K×8位存储器系统的地址分配表 各RAM芯片 译码器有效输出端 扩展的地址输入