数字逻辑教学课件ppt作者王茜黄仁许光辰第6章数字系统功能模块设计.pptVIP

数字逻辑教学课件ppt作者王茜黄仁许光辰第6章数字系统功能模块设计.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
早期IDE接口有两种传输方式:一个是PIO(Programming I/O)方式技术;另外一个就是DMA方式。虽然DMA方式系统资源占用少,但需要额外的驱动程序或设置,因此当时被接受的程度较低。随着计算机系统速度越来越高,DMA方式由于执行效率较好,操作系统也开始直接支持,因此厂商就推出了愈来越快的各种DMA传输速度标准 基于可编程器件技术支持的高速传输通道应具备如下6个需求: (1)在准备进行数据传输时,可以向传输通道控制器发送请求; (2)传输通道控制器根据设备传输申请,对系统管理器发送总线占用申请标志; (3)系统管理器利用总线空闲期释放总线,并回送总线可用标志; (4)传输通道控制器得到该信号后,发送传输首地址指针和向传输设备发回答信号,同时发 I/O读和内存写信号; (5)传输设备得到回答信号,将数据送到数据总线上,同时撤除数据传输申请; (6)内存接收数据后,回送准备好信号,传输通道控制器内部地址寄存器加1(减1),且内部计数器减1,并撤除总线请求。 6.4.2 多处理机共享数据保护锁设计 在多机系统中常涉及多个处理器对共享资源访问冲突问题,一种简单可行的方式就是采用互斥操作来解决资源访问冲突,所以多机系统中的共享资源互斥操作一直是系统结构设计人员关心的问题。 多机系统一方面应该让原来共享资源中被更新的数据全部或局部作废,同时这个共享资源的数据更新消息还必须采用消息点播的方式通知所有参与该资源共享操作的处理器。另一方面多机系统在操作过程中,必须对共享资源的数据更新工作遵循某种更新原则,比如说先来先服务(First In First Serve,FIFS)和最后信息使用原则(Last Information Use Principia,LIUP)等技术,以确保多机系统共享资源的更新过程中不会出现资源活锁 单机系统对共享资源互斥过程 PV操作是计算机操作系统理论中一个非常重要的概念,也称为PV原语(即PV操作是不可中断的程序段,故称为原语),PV原语中的P是荷兰语的Passeren(等待),相当于英文中的pass,V是荷兰语的Verhoog(发信号),相当于英文中的incremnet,OS中的进程互斥操作通过引入这个概念来解决进程互斥问题 多机系统中节点访问受阻示意 第6章数字系统功能模块设计 6.1 数字系统功能模块 无论是简单数字系统还是复杂数字系统,实际上它们都是由一些称为核的基本功能部件来构成,所以要完成一个数字系统的设计,实际上是先将这样的一些基本功能部件构思出来,然后通过某种互连技术实现这些功能部件的综合,其结果就是需要进入应用场合的数字系统,所以数字系统实际上就是某种具体逻辑功能需求的统称,这个系统根据不同的应用需求可大可小 6.1.1 功能模块概念 功能模块实际上就是某种具备特定逻辑功能的一个电路 6.1.2 功能模块外特性及设计过程 功能模块的外特性描述了某特定逻辑电路输入和输出之间的关联关系 逻辑功能模块的设计则要经历如下几个阶段: (1)功能设计的需求分析; (2)输入、输出变量以及时间关系认定; (3)编程模块算法流程图设计; (4)编程; (5)在线仿真、故障注入、功能测试与系统联试。 6.2 基于组合逻辑模型下的VHDL设计 基于组合逻辑模型下的VHDL设计主要是通过VHDL平台,对非时序机模型的基本功能逻辑部件进行设计 6.2.1 基本逻辑门电路设计 基本逻辑门电路是构成逻辑功能部件的逻辑单元内核,这些逻辑单元内核就是在逻辑代数中所描述的“与”、“或”、“非”三种基本逻辑运算,而数字逻辑中具有更加复杂逻辑功能的部件就是通过这些逻辑单元内核来形成一些复杂的逻辑门电路,如“与非门”、“或非门”、“异或门”等,然后通过这些复杂逻辑门电路来实现逻辑功能部件。 6.2.2 比较器设计 比较器在数字系统中提供多个参与数据比较结果大小的逻辑功能,一般情况下都要求比较器能够描述出参与比较数据的相等、大、小关系,利用比较器的扩充方式,还可以实现数据表决器的逻辑功能 6.2.3 代码转换器设计 代码转换器的功能是将以某种编码格式的输入数据信息通过变换后,形成另一种编码格式的输出。对这类功能部件的设计输入信号都要预先确定一种输入编码格式,因此输出与输入信息的格式就将被变换成一种非常规范的描述,所以这类功能部件的设计思路是寻求输入数据编码和输出数据编码格式的差异点。 6.2.4 多路选择器与多路分配器设计 多路选择器和多路分配器的功能都是根据控制选择信号的不同组合,将输入信号分配到输出端口上。这两种功能部件的差异点是,在多路选择器中是按控制信号的不同组合从多组输入信号中选择一组作为输入信号的输出,而多路分配器是根据不同控制信号的组合,将从多个输出端口中选择一个端口作为输入信号的输出端口,这两种

文档评论(0)

339910001 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档