数字逻辑小学期课程设计.pptVIP

内容概要 ● 简易电子琴 ● 简易频率计 ● 交通灯控制 ● 电子钟显示 ● 药片装瓶系统 知识准备 ● 主楼720实验室 ● 60台实验仪 ● 三人或四人一组 实验环境 ● 复习 《数字逻辑与数字系统》 第五章 在系统编程技术 ●图书馆借阅《VHDL数字电路设计与应用实践教程》或硬件描述语言类书籍 知识准备 实验要求 实验要求 ●熟练掌握isp EXPERT软件的使用方法 ●熟练掌握isp器件的使用方法 ●熟练掌握用VHDL进行数字逻辑电路设计 ●认真写出课程设计报告 ●熟练掌握isp器件的下载方法 ●7月2日~7月12日在实验室完成四个实验 Multimedia 1032管脚定义 I/O单元 全局布线 通用逻辑单元 输出布线 I/O单元 输入信号 → → → → → 输出信号 信号流程 → 模16计数器 设计四位二进制计数器 74LS163 演示_WEB 74LS163 （模16） ispLSI 1032 复位 时钟信号 K2 K1 模16计数器VHDL语言 用VHDL语言设计四位二进制计数器（模16） LIBRARY ieee ; USE ieee.std_logic_1164.all ; ENTITY example1 IS PORT ( x1, x2, x3 : IN BIT ; f : OUT BIT ) ; END example1 ; ARCHITECTURE LogicFunc OF example1 IS BEGIN f = (x1 AND x2) OR (NOT x2 AND x3) ; END LogicFunc ; VHDL语言结构 可编程逻辑的VHDL文本设计方式 ● VHDL语言结构 库 实体 结构体 每个部分通过关键字引导出来 描述逻辑功能 引用库中程序包 x3 x1 x2 f VHDL结构 VHDL语言结构组成 库 程序包 实体 结构体 配置 存放已编译的实体、结构体、程序包和配置 存放各种设计模块能共享的数据类型、常数、程序等 描述所设计硬件系统的外部接口信号 描述所设计硬件系统的内部结构和功能 用来从库中选取所需单元来组成新系统 实体说明、结构体格式 ENTITY 实体名 IS [ 类属参数说明 ]； [ 端口说明部分 ]； [ 实体说明部分 ]； END 实体名; ARCHITECTURE 结构体名 OF 实体名 IS [ 结构体说明部分 ]； BEGIN 并行处理语句 ； END 结构体名 ; 实体说明格式 结构体格式 ENTITY half_adder IS PORT ( A,B : IN std_logic; Co : OUT std_logic; S : OUT std_logic); END half_adder; ARCHITECTURE rtl OF half_adder IS SIGNAL tmp1,tmp2 : std_logic; BEGIN tmp1 = A OR B; tmp2 = A NAND B; Co = NOT tmp2; S = tmp1 AND tmp2; END rtl; 端口说明部分 A B S CO A B S Co tmp1 tmp2 实体名一致 实体说明、结构体格式 ENTITY half_adder IS PORT ( A,B : IN std_logic; Co : OUT std_logic; S : OUT std_logic); END half_adder; ARCHITECTURE rtl OF half_adder IS BEGIN S = A XOR B; Co = A AND B; END rtl; A B S CO Σ A B S Co 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 A B S Co 半加器 LIBRARY ieee ; USE ieee.std_logic_1164.all ; LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; USE IEEE.std_logic