加法器-比较器幻灯片.pptx

103.2.1 加法器 加法器实现两个二进制数相加功能的电路称为加法器。一位加法器、多位加法器3.2.1 加法器 一位加法器半加器3.2.1 加法器 一位加法器全加器3.2.1 加法器 多位加法器串行进位加法器3.2.1 加法器 多位加法器超前进位加法器3.2.1 加法器 多位加法器超前进位加法器超前进位电路3.2.1 加法器 MSI 74283加法器及其应用3.2.1 加法器 MSI 74283加法器及其应用实验报告MSI74138器件用MSI74138实现 F(A,B,C)=m1+m3+m7CBA74LS1381003.2.1 加法器 MSI 74283加法器及其应用将8421BCD码转为余3码3.2.1 加法器 MSI 74283加法器及其应用将余3码转为8421BCD码11013.2.1 加法器 ?用MSI 74283和门电路实现可控加减法器两个二进制数和；控制信号：要求：当+ - 符号位3.2.1 加法器 =1=1=1=1=1=1=1=1=1?????????????3.2.2 比较器 比较器用来比较两个二进制数大小的逻辑电路，称为比较器。按位数分类一位比较器多位比较器3.2.2 比较器 ?一位比较器用来表示两个一位二进制数的大小有三种可能的结果： 、 、 3.2.2 比较器 ?多位比较器用来比较两个多位二进制数和的大小从高位往低位逐位比较，当高位相等时才比较低位3.2.2 比较器 多位比较器3.2.2 比较器 多位比较器3.2.2 比较器 多位比较器3.2.2 比较器 MSI 7485比较器级联输入端3.2.2 比较器 MSI 7485比较器3.2.2 比较器 MSI 7485比较器习题用BCD七段显示译码器和门电路实现两个共谋犯罪的人被关入监狱，不能互相沟通情况。如果两个人都不揭发对方，则由于证据不确定，每个人都坐牢 1 年；若一人揭发，而另一人沉默，则揭发者因为立功而立即获释，沉默者因不合作而入狱 8 年；若互相揭发，则因证据确实，二者都判刑 5 年。习题用BCD七段显示译码器和门电路实现A3B3A2B2A1B1A0B0AB习题用BCD七段显示译码器和门电路实现第三章作业3-4（4）3-5（5）3-103-12（1）（6）（8）实验安排实验3：全加器（P94）实验4：数据选择器（P92）实验5：集成触发器功能测试及转换（P97）实验6：彩灯流水电路的设计（P113）