组合逻辑电路演示文稿.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* 7.3 常用组合逻辑部件的功能分析 8线—3线优先编码器74LS148真值表 * 7.3 常用组合逻辑部件的功能分析 编码器的功能扩展 采用2片74LS148将8线—3线优先编码器扩展 为16线—4线优先编码器。 * 7.3 常用组合逻辑部件的功能分析 三、译码器 译码是编码的逆过程,是将输入的每组二进制 代码译为一个特定的输出信号。完成译码功能的组 合逻辑电路称为译码器。 有n个输入端,m个输出端 * 7.3 常用组合逻辑部件的功能分析 1、二进制译码器 将n位输入变量构成的二进制代码译成 个不 同输出信号。 主要产品: 3线—8线译码器(74LS138、CE10161、CC74HC138等); 4线—16线译码器(74154、CC4515、CC74HC154等)。 * 7.3 常用组合逻辑部件的功能分析 3线—8线译码器 * 7.3 常用组合逻辑部件的功能分析 3线—8线译码器74LS138真值表 * 7.3 常用组合逻辑部件的功能分析 译码器扩展:用两片74LS138组成4线—16线译码器 * 7.3 常用组合逻辑部件的功能分析 2、二―十进制译码器 二―十进制译码器是将8421BCD码译为10个不 同的输出。也称4线—10线译码器。如CT74LS42 、CT5442等。 * 7.3 常用组合逻辑部件的功能分析 二―十进制译码器74LS42真值表 * 7.3 常用组合逻辑部件的功能分析 3、显示译码器 在数字技术中,经常需要把测量或运算的结果用十进制数码显示出来。实现这种功能的逻辑电路称为数码显示电路。 数码显示电路主要由显示译码/驱动器和数码显示器组成。 应用最广泛的显示器件是LED七段数码管,通常有共阴极和共阳极两种 。 常用的共阳显示器有BS204、BS206等,共阴显示器有BS201、BS203等。 * 7.3 常用组合逻辑部件的功能分析 * 7.3 常用组合逻辑部件的功能分析 显示译码/驱动器是用来驱动数码显示器件的中规模集成器件。 驱动共阴极LED的典型产品有74LS48、74LS248、CC14513、CT5448等。 驱动共阳极LED的典型产品有74LS47、74LS247等。 这些产品一般都带有驱动器,可直接驱动LED数码管进行数字显示。 * 7.3 常用组合逻辑部件的功能分析 不管其他输入是什么状态, 全为1 ,用于检测数码管是否正常。 * 7.3 常用组合逻辑部件的功能分析 BCD-七段显示译码器的真值表 * 7.3 常用组合逻辑部件的功能分析 四、数据选择器 数据选择器简称MUX,又称多路选择器或多路开关。 功能:在选择输入或称“地址输入”信号的作用下,从多个数据输入通道中选择某一通道的数据传至输出端。 它是一个多输入、单输出的组合逻辑部件。 数据分配器与数据选择器 * 7.3 常用组合逻辑部件的功能分析 * 7.3 常用组合逻辑部件的功能分析 当选择器输入地址为n位时 * 7.3 常用组合逻辑部件的功能分析 数据选择器的扩展:用两片74LS151组成16选一数据选择器。 * 7.3 常用组合逻辑部件的功能分析 数据选择器的应用举例:并/串行转换器 * 7.3 常用组合逻辑部件的功能分析 五、数据比较器 数据比较器是一种将两个n位二进制数进行比 较,并判决其大小关系的逻辑电路。 * 7.4 采用中规模集成器件实现组合逻辑函数 如果需要实现的逻辑函数表达式与某种中规模集成器件的逻辑函数表达式形式上完全一致,则使用这种器件最方便。 如果需要实现的逻辑函数其变量数比中规模集成器件的输入变量少,则只需将中规模集成器件的多余输入端作适当的处理(固定为1或固定为0)。 如果需要实现的逻辑函数其变量数比中规模集成器件的输入变量多,则可通过将中规模集成器件进行扩展的方法来实现。 * 7.4 采用中规模集成器件实现组合逻辑函数 一、利用译码器来实现组合逻辑函数 [例] 利用译码器实现一组多输出函数 解 :第一步 选取相应器件 这是一组3变量的多输出函数,因此可选用3—8线 译码器。 * 7.4 采用中规模集成器件实现组合逻辑函数 第二步 将输出函数写成最小项标准型,并进行相 应变换。 * 7.4 采用中规模集成器件实现组合逻辑函数 第三步 函数对比实现 将输入变量A、B、C加到译码器的地址输入端 A2、A1、A0,利用译码器的输出附加与非门,就 可以实现逻辑函数F1、F2、F3。 * 7.4 采用中规模集成器件实现组合逻辑函数 二、利用数据选择器来实现组合逻辑函数 存在下列三种情况: 1、实现函数变量数小于数据选择器地址输入变量数。 处理

文档评论(0)

xingyuxiaxiang + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档