第12讲可编程器件结构简介.pptVIP

2. ispLSI 1032的结构框图——引脚图 3. ispLSI 1032的结构框图——功能框图 1) 集总布线区GRP（Global Routing Pool） 每个GLB由与阵列、乘积项共享阵列、四输出逻辑宏单元和控制逻辑组成。 GLB结构 3) 输入输出单元IOC（Input Output Cell） 4) 输出布线区ORP（Output Routing Pool） 时钟分配网络CDN（Clock Distribution network） 6) 大块结构（Megablock） 2.4.1 LATTICE公司ispLSI 1032的结构和特点 该区位于芯片的中央，其任务是将所有片内逻辑联系在一起 2.4.1 LATTICE公司ispLSI 1032的结构和特点 2) 万能逻辑块GLB（Generic Logic Block） GLB位于GRP的两边，每边8块，共32块 2.4.1 LATTICE公司ispLSI 1032的结构和特点 GLB结构 2.4.1 LATTICE公司ispLSI 1032的结构和特点 GLB的与阵列有18个输入端，其中16个来自集总布线区GRP，2个由I/O单元直通输入。 每个GLB有20个与门，形成20个乘积项，再通过4个或门输出。 4输出宏单元有4个触发器，可被组态为组合输出或寄存器输出（通过编程组态）。 2.4.1 LATTICE公司ispLSI 1032的结构和特点 输入输出单元IOC是功能框图最外层的小方块，共64个（IN0 ~ IN63）。该单元有输入、输出和双向I/O三类组态。可通过对控制输入输出三态缓冲器的使能端编程来选择 2.4.1 LATTICE公司ispLSI 1032的结构和特点 输出布线区ORP是介于GLB和IOC之间的可编程互连阵列； ORP的输入是8个GLB的32个输出端； ORP的输出有16个，分别与该侧的16个IOC相连； 通过对ORP编程，可以将任一个GLB输出灵活地送到16个I/O端的任何一个； 在ORP的旁边还有16条通向GRP的总线，I/O单元可以使用，GLB的输出也可以通过ORP使用它，从而方便地实现了I/O端复用的功能和GLB之间的互连。 2.4.1 LATTICE公司ispLSI 1032的结构和特点 CDN的输入信号由四个专用输入端Y0、Y1、Y2、Y4有提供； CDN的输出有五个，其中CLK0、CLK1、CLK2提供给GLB，IOCLK0和IOCLK1提供给I/O单元； 时钟专用GLB（B0）的四个输出送至CDN，以建立用户定义的内部时钟电路。 ispLSI 1032 采用了一种分块结构，每8个GLB连同对应的ORP、IOC等构成一个大块。 此外，每个大块中还包括2个专用输入端，仅供本大块内的GLB使用，靠软件自动分配。 ispLSI 1032 共有4个大块。 2.4.1 LATTICE公司ispLSI 1032的结构和特点 Altera公司的MAX7000系列器件采用多阵列矩阵结构，由逻辑阵列块LAB、I/O控制块和可编程互连阵列PIA构成 2.4.2 Altera公司的 MAX7128S的结构 MAX7128S的内部线路图 2.4.2 Altera公司的 MAX7128S的结构 MAX7000系列的单个宏单元结构 1、逻辑阵列块(LAB)－－由16个宏单元构成 2.4.2 Altera公司的 MAX7128S的结构 2、 可编程连线阵列 不同的LAB通过在可编程连线阵列(PIA)上布线，以相互连接构成所需的逻辑。 2.4.2 Altera公司的 MAX7128S的结构 3、I/O控制块 FPGA-----现场可编程门阵列 （Field Programmable Gate Array） 1、可多次编程、改写、擦除 2、采用SRAM等编程技术 3、提供丰富的I/O端数和内部触发器，集成度远高于PAL和GAL 4、内部延时与器件结构和逻辑连接等有关，传输时延不可预测 5、由可编程逻辑模块阵列CLB、I/O模块和互连资源构成 6、查找表（Look-Up-Table)的原理与结构 2.5 FPGA性能结构特点 电子设计自动化技术 第 12 讲 可编程器件结构简介 PLD能做什么呢？可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。 ？ PLD 2.1 可编程逻辑器件的分类 可编程逻辑器件按集成度分类 2.2 可编程逻辑器件的结构 与-或阵列结构（SPLD、CPLD） 查找表结构（