第2章_第4讲_寄生效应与SOI工艺.pptVIP

集成电路原理与设计 集成电路制作工艺：寄生效应和SOI工艺 第二章 集成电路制作工艺 2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类 2.2.1 N阱CMOS工艺 2.2.2 深亚微米CMOS工艺 2.3.1 CMOS IC中的寄生效应 2.3.2 SOI工艺 2.3.3 CMOS版图设计规则 体硅CMOS中的闩锁效应 闩锁效应:等效电路 防止闩锁效应的措施 减小阱区和衬底的寄生电阻 降低寄生双极晶体管的增益 使衬底加反向偏压 加保护环 用外延衬底 采用SOICMOS技术 抑制闩锁效应： 4、保护环 5、外延衬底 第二章 集成电路制作工艺 2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类 2.2.1 N阱CMOS工艺 2.2.2 深亚微米CMOS工艺 2.3.1 CMOS IC中的寄生效应 2.3.2 SOI工艺 2.3.3 CMOS版图设计规则 2.3.2 SOI CMOS基本工艺 SOI结构 SOI工艺 SOI优点 SOI CMOS结构 SOI MOSFET的性能 厚膜器件 tsi2xdm。背栅对MOSFET性能基本没有影响，和体硅MOS器件基本相同 薄膜器件 tsixdm。在栅电压的作用下可以使顶层硅膜全部耗尽 可以通过减薄硅膜抑制短沟道效应 形成SOI 硅片的基本工艺 (1) 注氧隔离技术（SIMOX） 通过高能量、大剂量注氧在硅中形成埋氧化层. O+的剂量在1.8×1018cm-2左右；能量~200kev 埋氧化层把原始硅片分成2部分，上面的薄层硅用来做器件，下面是硅衬底 形成SOI 硅片的基本工艺 (2) 键合减薄技术（BE） 把2个生长了氧化层的硅片键合在一起，两个氧化层通过键合粘在一起成为埋氧化层 其中一个硅片腐蚀抛光减薄成为做器件的薄硅膜，另一个硅片作为支撑的衬底 形成SOI 硅片的基本工艺 (3) 智能剥离技术（smart cut） 解决了如何用键合技术形成薄膜SOI材料 可以形成高质量的薄硅膜SOI材料 基于台面隔离的SOI CMOS基本工艺流程 SOI CMOS的优越性 每个器件都被氧化层包围，完全与周围的器件隔离，从根本上消除了闩锁效应； 减小了pn结电容和互连线寄生电容 不用做阱，简化工艺，减小面积 极大减小了源、漏区pn结面积，从而减小了pn结泄漏电流 有利于抑制短沟效应； 有很好的抗幅照性能； 实现三维立体集成。 SOI技术实现三维立体集成 SOI CMOS反相器结构 SOI 与体硅CMOS性能比较 第二章 集成电路制作工艺 2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类 2.2.1 N阱CMOS工艺 2.2.2 深亚微米CMOS工艺 2.3.1 CMOS IC中的寄生效应 2.3.2 SOI工艺 2.3.3 CMOS版图设计规则 版图设计规则的两种形式 微米规则——直接以微米为单位给出各种图形尺寸的要求 灵活性大，更能针对实际工艺水平；缺点是通用性差 λ规则——以λ为单位给出各种图形尺寸的相对值 λ是工艺中能实现的最小尺寸，一般是用套刻间距作为λ值，或者取栅长的一半为λ 最大优点是通用性强，适合CMOS按比例缩小的发展规律 版图设计规则示意图 违背版图设计规则的结果 * * Q1 Q2 Q3 Q4 Vout Vout Rw Rs 1、减小寄生电阻 2、降低寄生晶体管增益 3、衬底加反向偏压 1. 体区和衬底隔离。体电位是浮空会引起浮体效应。需专门设计体区的引出端。 2. 衬底相对沟道区也相当于一个MOS结构，因此也把SOI MOSFET 的衬底又叫做背栅, 是五端器件 。 三种尺寸限制： 1）各层图形的最小尺寸 2）同一层图形的最小间距 3）不同层图形的套刻间距