电路芯片-浙江大学信息与电子工程学院.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * */74 DRC LVS 演示 Virtuoso 版图基本知识 * DRC设置（五） */74 DRC LVS 演示 Virtuoso 版图基本知识 * DRC设置（六） */74 DRC LVS 演示 Virtuoso 版图基本知识 * DRC结果 绿色对号 表示此项 检查通过 红色叉号 表示此项 检查有误 错误情况说明 双击上图数字，可以进行错误定位 */74 DRC LVS 演示 Virtuoso 版图基本知识 * 只显示错误项 去掉次复选框 */74 LVS 演示 Virtuoso 版图基本知识 DRC * LVS检查 LVS（Layout Versus Schematic） 检查版图与电路图的一致性 执行LVS前应先完成DRC Tape-out （流片）之前LVS结果应该是Error-free LVS的正确性依赖于label的正确对应 */74 LVS 演示 Virtuoso 版图基本知识 DRC * Calibre中LVS的执行流程 */74 LVS 演示 Virtuoso 版图基本知识 DRC * 40nm LVS前的准备工作 /home/pdk/smic40llrf_1125_2tm_cds_1P8M_2013_07_05_v1.4.1/ Calibre/LVS/empty_subckt.sp_cal 将工艺厂提供的.sp文件导入电路图网表的导出设置中 */74 LVS 演示 Virtuoso 版图基本知识 DRC * LVS运行步骤（一） */74 LVS 演示 Virtuoso 版图基本知识 DRC * LVS运行步骤（二） 输入Calibre LVS的rule files 输入运行 Calibre LVS的文件夹 */74 LVS 演示 Virtuoso 版图基本知识 DRC * LVS运行步骤（三） */74 LVS 演示 Virtuoso 版图基本知识 DRC * LVS运行步骤（四） */74 LVS 演示 Virtuoso 版图基本知识 DRC * LVS运行步骤（五） */74 LVS 演示 Virtuoso 版图基本知识 DRC * LVS运行结果（一） LVS report 开始会记录使用的layout netlist，source netlist，rule file，run directory与calibre的版本。 若有error会在report开头有个X符号，否则为笑脸 */74 LVS 演示 Virtuoso 版图基本知识 DRC * LVS运行结果（二） Layout的net比Source的多，说明Layout中有一处开路 Layout的net比Source的少，说明Layout中有一处短路 */74 LVS 演示 Virtuoso 版图基本知识 DRC * LVS运行结果（三） 双击错误的地方进行错误定位 有时候一个错误会导致许多错误，所以需要耐心，信心 */74 LVS 演示 Virtuoso 版图基本知识 DRC * LVS运行结果（四） 修正error后，重新run LVS，在report上出现笑脸符号代表LVS check完全正确 */74 LVS 演示 Diva 验证工具介绍 DRC 演示 * 版图演示 DRC演示 LVS演示 EMAIL: hany@zju.edu.cn TEL: 0571 Thanks for your time ! 74/74 * * * * * * * * * * * * * * */74 Virtuoso DRC LVS 演示 版图基本知识 * Virtuoso下的快捷键（续） V 关联attach。将一个子图形（child）关联到一个父图形（parent）后，若移动parent，child也跟着移动；移动child，parent不会移动。 Ctrl＋W 关闭窗口。 Shift＋W下一个视图。 W 前一个视图。 Y 区域复制Yank。和copy有区别，copy只能复制完整图形对象。 Shift＋Y 黏贴Paste。配合Yank使用。 Ctrl＋Z 视图放大两倍（也可点住鼠标右键拖动） Shift＋Z 视图缩小两倍 Z 视图